Binary Neural Networks Design Based on Nanoelectromechanical (NEM) Memory Switches for High Density and Performance
나노 전자기계 메모리 스위치를 이용한 고밀도 및 성능을 위한 이진 신경망 설계
- 주제어 (키워드) CMOS-NEM circuit , binary neural network (BNN) , nanoelectromechanical (NEM) memory switch , nonvolatile memory (NVM) , CMOS-NEM 회로 , 이진 신경망(BNN) , 나노 전자기계(NEM) 메모리 스위치 , 비휘발성 메모리(NVM)
- 발행기관 서강대학교 일반대학원
- 지도교수 김광수
- 발행년도 2023
- 학위수여년월 2023. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제 URI http://www.dcollection.net/handler/sogang/000000069864
- UCI I804:11029-000000069864
- 본문언어 영어
- 저작권 서강대학교 논문은 저작권 보호를 받습니다.
초록 (요약문)
A binary neural network (BNN) using monolithic three-dimensional (M3D) complementary-metal-oxide-semiconductor-nanoelectromechanical circuits (CMOS-NEM BNN) is proposed. The unit of a CMOS-NEM BNN consists of two MOS field-effect transistors (MOSFETs) and a vertically-integrated NEM while that of a conventional SRAM BNN is comprised of eight MOSFETs adopting SRAM. Owing to the M3D CMOS-NEM integration and nonvolatile property of NEM, the suggested CMOS-NEM BNN achieves 87-% smaller layout area, 46.2-% shorter read delay, and 55.4-% lower read energy consumption than a conventional SRAM BNN.
more초록 (요약문)
모놀리식 3차원(M3D) 상보-금속-산화물-반도체-나노 전자기계 회로(CMOS-NEM BNN)를 사용하는 이진 신경망(binary neural network)이 제안된다. CMOS-NEM BNN의 단위 셀은 2개의 MOS 트랜지스터(MOSFET)와 수직 통합 NEM 메모리 스위치로 구성되며, 기존의 CMOS 전용 BNN은 정적 랜덤 액세스 메모리(SRAM)를 채택한 8개의 MOSFET로 구성된다. 제안된 CMOS-NEM BNN은 M3D CMOS-NEM 통합 및 NEM 메모리 스위치의 비휘발성 특성으로 인해 기존의 CMOS 전용 BNN보다 87% 더 작은 레이아웃 영역, 46.2% 더 짧은 읽기 지연, 55.4% 더 낮은 읽기 에너지 소비를 달성한다.
more