A Channel-All-Around Ferroelectric NAND for Enhanced Reliability and High Integration Density
- 주제(키워드) 비휘발성 메모리 , 강유전체 기반 낸드 , 채널-올-어라운드 , 백 게이트 , 셀프-부스팅 , 신뢰성 , 내구성 , 교란 , 간섭 , 미세화 가능성 , non-volatile memory , ferroelectric NAND , channel-all-around , back gate , self-boosting , reliability , endurance , disturb , interference , scalability
- 발행기관 서강대학교 일반대학원
- 지도교수 김상완
- 발행년도 2026
- 학위수여년월 2026. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000082712
- UCI I804:11029-000000082712
- 본문언어 영어
- 저작권 논문은 저작권에 의해 보호받습니다.
초록(요약문)
NAND flash memory has been extensively utilized in modern data-intensive applications by enabling massive data storage with superior cost efficiency. As NAND flash evolves toward higher bit density, it encounters scaling limitations due to the severe reliability degradation. Moreover, high-power consumption of NAND flash poses a critical bottleneck for high-performance data processing. To overcome these limitations, ferroelectric NAND (FeNAND) has emerged as a promising candidate which offers advantages such as low write voltage and fast operation speed by incorporating ferroelectric (FE) materials into the gate stack. However, FeNAND with conventional architecture faces critical reliability issues, including endurance degradation, disturb and cell-to-cell interference, particularly when utilizing standard operation schemes. To address these challenges, this dissertation proposes a novel 3-dimensional (3D) FeNAND featuring a channel-all-around (CAA) structure with a back gate. Specifically, the proposed CAA FeNAND positions the FE layer between the back gate and channel. A novel bias scheme is also introduced to optimize memory operations: the erase (ERS) operation is performed via the back gate voltage, which is shared across all memory cells within a block, while the program (PGM) operation utilizes a self-boosting scheme to selectively increase the channel potential for polarization switching. Comprehensive technology computer-aided design (TCAD) simulations verify that the CAA FeNAND achieves a 26.5% enhancement in the memory window (MW) compared to the conventional gate-all-around (GAA) FeNAND. Furthermore, the CAA structure demonstrates a significant reduction in the electric field across the interfacial layer. Notably, this improvement becomes more pronounced as the hole radius decreases, indicating superior lateral scalability driven by enhanced endurance characteristics. In addition, the novel PGM operation method effectively eliminates PGM disturb, achieving disturb-free operation. The proposed device also maintains a wide operation margin without disturb even at aggressively scaled cell-to-cell pitch. During the read operation, the back gate voltage effectively suppresses pass interference, thereby enhancing vertical scalability. Consequently, CAA FeNAND exhibits excellent scalability in both lateral and vertical directions, thereby providing a viable pathway toward reliable memory operation and high- integration density for next-generation non-volatile memory devices.
more초록(요약문)
낸드 플래시 메모리는 높은 효율성으로 방대한 데이터의 저장을 가능하게 하여, 현대 데이터 집약 응용 분야에서 널리 활용되어 왔다. 이는 고집적화를 위해 발전해 왔으나, 심각한 신뢰성 저하로 인한 미세화의 한계에 직면하고 있다. 아울러, 낸드 플래시의 높은 전력 소모 문제는 고성능 데이터 처리에 있어 치명적인 병목 현상으로 작용한다. 이러한 문제를 해결하기 위해, 게이트 스택에 강유전체 물질을 도입하여 낮은 쓰기 전압과 빠른 동작 속도 등의 이점을 제공하는 강유전체 기반 낸드(ferroelectric NAND: FeNAND)가 유망한 대안 기술로 주목받고 있다. 하지만 FeNAND는 기존 낸드 플래시의 구조와 동작 방식을 적용할 시 내구성 저하, 교란 및 간섭 현상과 같은 치명적인 신뢰성 문제를 가지게 된다. 본 논문은 이러한 한계를 극복하기 위해, 백 게이트를 포함한 채널-올- 어라운드(channel-all-around: CAA) 구조의 새로운 3차원 FeNAND를 제안한다. 제안된 CAA FeNAND는 강유전체 층을 백 게이트와 채널 사이에 배치하는 구조적 특징을 가진다. 또한 메모리 동작을 최적화하기 위해 새로운 동작 방법이 도입되었다. 소거 동작은 하나의 블록 내에 모든 메모리 셀이 공유하는 백 게이트 전압을 통해 수행되며, 프로그램 동작은 선택된 셀의 채널 전위를 선택적으로 상승시키는 셀프-부스팅(self-boosting) 방식을 활용하여 분극 스위칭을 유도한다. Technology computer-aided design (TCAD) 시뮬레이션을 통해, CAA FeNAND가 기존의 게이트-올-어라운드(gate-all-around: GAA) FeNAND 대비 26.5 % 향상된 메모리 윈도우를 확보함을 검증하였다. 또한, CAA 구조는 계면 산화막에 인가되는 전계를 감소시키며, 특히 채널 홀의 반지름이 감소할수록 이러한 효과가 더욱 증가하는 것을 확인하였다. 이는 향상된 내구성 특성을 기반으로 우수한 수평 방향으로의 미세화가 가능함을 의미한다. 아울러, 제안된 새로운 프로그램 동작 방법은 프로그램 교란을 효과적으로 제거하여 disturb-free 특성을 확보하였으며, 극도로 축소된 셀 간 간격에서도 교란 없이 넓은 동작 마진을 유지하였다. 또한 읽기 동작 시 백 게이트 전압을 이용해 패스 간섭을 효과적으로 억제하여, 수직 방향으로의 미세화 특성 또한 향상됨을 검증하였다. 이러한 결과는 제안된 CAA FeNAND가 수평 및 수직 방향 모두에서 우수한 미세화 특성을 가지며, 차세대 비휘발성 메모리 소자로서 신뢰성 있는 동작과 고집적화를 동시에 달성할 수 있는 유력한 방안임을 보여준다.
more목차
Chapter 1. Introduction 1
1.1. Background of Ferroelectric NAND 1
1.2. Reliability Issues of FeNAND 5
1.3. Scope and Organization of Dissertation 11
Chapter 2. 3D CAA FeNAND 12
2.1. Device Structure 12
2.2. Operation Method 14
Chapter 3. Results and Discussion. 17
3.1. TCAD Simulation Methods 17
3.2. Memory Characteristics 20
3.3. Endurance Characteristics 26
3.4. Disturb Characteristics 34
3.5. Pass Interference Characteristics 40
Chapter 4. Conclusion 43
Bibliography 45
