Back-End-of-Line Compatible ZrO2 Seed- Layer Engineering : Mechanism and Application to Metal-Ferroelectric-Insulator-Silicon Structures
- 주제(키워드) 강유전체 , HfxZr1-xO2 (HZO) , 금속–강유전체–절연체–반도체 (MFIS) , ZrO2 , 시드층 , 배선 공정 호환 , 저온 , 열처리 , 사방정계 , 결정화 거동 , 산소 결손 , 계면 트랩 밀도 , 계면 특성
- 발행기관 서강대학교 일반대학원
- 지도교수 김시현
- 발행년도 2026
- 학위수여년월 2026. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000082614
- UCI I804:11029-000000082614
- 본문언어 영어
- 저작권 논문은 저작권에 의해 보호받습니다.
초록(요약문)
인공지능(AI), 사물인터넷(IoT), 빅데이터 처리 기술 등으로 대표되는 4차 산업혁명의 도래는 기존 폰 노이만(von Neumann) 컴퓨팅 구조의 한계를 더욱 부각시키고 있다. 기존 메모리 계층 구조의 제약을 극복하기 위해 차세대 비휘발성 메모리(NVM)는 고속 동작, 저전력 소모, 그리고 CMOS 공정 호환성을 동시에 만족해야 한다. 하프늄 산화물(HfO2) 기반 박막에서 강유전성이 발견된 이후, 지르코늄으로 도핑된 하프늄 산화물(Hf1- xZrxO2, HZO)은 우수한 스케일링 특성과 저온 공정 가능성으로 인해 유망한 강유전체 재료로 주목받고 있다. 그러나 HZO의 사방정계(o-phase)를 형성하기 위해서는 일반적으로 500℃ 이상의 후공정 열처리가 필요하며, 이는 3차원 적층을 위한 배선 공정 단 호환 공정의 열적 한계를 초과한다. 본 논문에서는 이러한 한계를 극복하기 위해, 금속–강유전체–절연체–반도체(MFIS) 구조에 지르코늄 산화물 (ZrO2) 시드층 공정을 도입하였다. 강유전성 발현 온도 전후를 기준으로 10℃의 미세 간격 열처리를 수행한 결과, MFIS+ 커패시터에서 서로 다른 두 가지 결정화 메커니즘이 관찰되었다. 단일 구조에서는 임계 온도를 초과한 이후 강유전성이 급격히 발현되는 것을 바탕으로 무작위 핵 생성 메커니즘을 제시하였다. 반면, 시드 구조에서는 온도 증가에 따라 강유전성이 점진적으로 향상되었으며, 이는 ZrO2 시드층이 결정핵 시드를 제공하는 사전 결정화 메커니즘에 기인한 것으로 해석된다. 그레이징 입사 X선 회절 분석을 통해 시드 구조에서 정방정계(t-phase)에서 사방정계로의 상전이, 결정성 향상, 그리고 코히어런트 도메인 크기 증가가 확인되었으며, 이를 통해 BEOL 호환 열 예산 내에서 안정적인 강유전성이 구현되었다. 또한, MFIS⁻ 구조를 이용하여 직렬저항 보정을 수행한 커패시턴스-전압 곡선에 대해 high–low 방법을 적용하여 계면 트랩 밀도(Dit)를 추출하였다. 그 결과, ZrO2 시드층의 삽입 여부 및 열처리 온도 변화에 따른 유의미한 계면 열화는 관찰되지 않았다. 종합적으로, 본 연구는 단일 및 시드 구조에서 서로 다른 결정화 메커니즘을 제시하고, ZrO2 시드층 공정을 통해 MFIS 구조에서 저온 강유전성 발현이 가능함을 입증하였으며, 배선 공정 단 호환 MFIS 게이트 스택 및 향후 3차원 강유전 메모리 소자 응용에 대한 가능성을 제시한다.
more초록(요약문)
The advent of the fourth industrial revolution, including artificial intelligence (AI), the internet of things (IoT), and big‑data processing, has highlighted the limitations of conventional von Neumann computing. To overcome the constraints of the traditional memory hierarchy, next‑generation nonvolatile memories (NVMs) require high speed, low power consumption, and CMOS compatibility. Since the discovery of ferroelectricity in HfO2‑based thin films, Hf1-xZrxO2 (HZO) has emerged as a promising candidate due to its scalability and low-temperature process potential. However, stabilizing the ferroelectric orthorhombic phase(o-phase) of HZO typically requires post‑metallization annealing above 500℃, exceeding the back‑end‑of‑line (BEOL) thermal limits for monolithic 3D integration. This present work addresses this challenge by introducing ZrO2 seed‑layer engineering in metal–ferroelectric–insulator–semiconductor (MFIS) structures with two different insulator materials (SiO2 and Al2O3). Fine-step annealing with 10℃ intervals around the ferroelectric onset reveals two distinct crystallization mechanisms in MFIS capacitors. The sole devices exhibit a random nucleation mechanism, showing abrupt ferroelectric activation above a critical temperature, whereas the seed devices follow a pre-crystalline seed mechanism, with gradual and temperature-dependent ferroelectric development enabled by nucleus seeds in ZrO2 seed- layer. Grazing-incidence X-ray diffraction (GI-XRD) analysis confirms t-phase to o-phase transition, enhanced crystallinity, and enlarged coherent domains in the seed devices, allowing robust ferroelectricity within a BEOL-compatible thermal budget (≤ 400 °C). Interface trap density (Dit) was extracted from MFIS⁻ capacitors using the high–low method applied to capacitance-voltage (C-V) curves with series-resistance correction. The extracted Dit values show no noticeable degradation with the introduction of the ZrO2 seed- layer or with increasing annealing temperature. In summary, this work identifies distinct crystallization mechanisms in sole and seed structures and demonstrates that ZrO2 seed-layer engineering enables controlled, low- temperature ferroelectric activation in MFIS structures. The effectiveness of this approach is verified for both SiO2 and Al2O3 insulators without interface degradation, establishing a BEOL-compatible MFIS gate stack. These findings underline the strong potential of ZrO2 seed-layer engineering for advanced 3D ferroelectric memory device applications.
more목차
초록 I
Abstract IV
List of Figures VI
Chapter 1. Introduction 1
1.1. The Need for Next-Generation NVMs 1
1.2. Evolution of HfO2-Based Ferroelectrics 4
1.3. BEOL-Compatible MFIS for 3D-Integrated Ferroelectric Memories
6
1.3.1. Thermal Budget Constraints 6
1.3.2. 3D Ferroelectric Memories and the Need for MFIS-Level
Engineering 8
Chapter 2. Capacitors with ZrO2 Seed-Layer 10
2.1. ZrO2 Seed-Layer Effects 10
2.2. Fabrication of MFIS Capacitors 13
Chapter 3. Ferroelectricity Analysis 16
3.1. Analysis Method 16
3.2. P-V Analysis with Fine-Step Annealing 19
3.3. Crystal Structure and Analysis 27
Chapter 4. Interface Trap Density Analysis in MFIS Gate Stacks 31
4.1. Impact of ZrO2 Seed-Layer on Oxygen Vacancy Distribution and
Interface Quality 31
4.2. Analysis Method 34
4.2.1. Series-Resistance Correction 34
4.2.2. High-Low Method 39
Chapter 5. Conclusion 44
Bibliography 46
List of Publications 51
Conferences 51
Journals 52
