검색 상세

A Second-Order 8-MHz BW Noise-Shaping SAR ADC With FVF-based Amplifier Assisted Lossless Integrators

초록 (요약문)

본 논문에서는 완전 차동 플립트 전압 팔로어(FD-FVF, Flipped Voltage Follower) 기반 증폭기를 이용한 손실 없는 적분 기법을 채택한 2차 잡음 형성 연속 근사 레지스터(NS-SAR, Noise-Shaping Successive Approximation Register) 아날로그-디지털 변환기(ADC)를 제안한다. 증폭기와 핑퐁 방식의 스위치드 커패시터(SC) 구조를 결합한 적분기를 통해 이상적인 2차 잡음 전달 함수(NTF, Noise Transfer Function)를 구현하였다. FD-FVF 기반 증폭기를 채택함으로써 연속된 증폭 과정에서 리셋이 불필요하며, 이를 통해 하나의 증폭기를 두 개의 적분기에서 공유할 수 있어 면적을 절감하였다. 제안된 칩은 28 nm CMOS 공정으로 구현되었으며, 100 MHz의 동작 속도와 6의 오버샘플링 비율(OSR, Oversampling Ratio) 하에서 8.3 MHz의 대역폭을 달성하였다. 또한, 1 V 전원에서 2.93 mW의 전력을 소비하면서 66.1 dB의 SNDR(신호 대 잡음 및 왜곡비)과 69.8 dB의 동적 범위(DR, Dynamic Range)를 달성하였다. 결과적으로 Schreier 기준의 FoM(Figure-of-Merit)은 160.6 dB, Walden 기준의 FoM은 107.0 fJ/변환단계를 기록하였다. 전체 활성 칩 면적은 0.101 mm²이다.

more

초록 (요약문)

This paper presents a second-order noise-shaping successive approximation register (NS-SAR) analog-to-digital converter (ADC) employing a lossless integration scheme with a fully-differential flipped voltage follower (FD-FVF) based amplifier. An integrator combining an amplifier with a ping-pong switched-capacitor (SC) structure is used to achieve an ideal second-order noise transfer function (NTF). The adoption of an FD-FVF based amplifier eliminates the need for reset during consecutive amplification, making it possible to share the amplifier between two integrators therefore reduced the area. Implemented in a 28 nm CMOS process, the prototype achieves a bandwidth of 8.3 MHz while operating at a 100 MHz with an oversampling ratio (OSR) of 6. It achieves a signal-to-noise and distortion ratio (SNDR) of 66.1 dB, and a dynamic range (DR) of 69.8 dB while consuming 2.93 mW from a 1 V supply. The resulting Schreier figure-of-merit (FoMS) is 160.6 dB, and the Walden FoM (FoMW) is 107.0 fJ/conversion-step. The active die area occupies 0.101 mm².

more

목차

Ⅰ. Introduction 9
Ⅱ. NS-SAR with Lossy Integrators 11
Ⅲ. Proposed Second-Order Integrator 14
3.1 Shared Amplifier for Lossless SC Integration 14
3.2 Realization of an Ideal Second-Order NS 19
Ⅳ. Circuit Implementation 24
4.1 Proposed NS SAR ADC 24
4.2 Fully-differential Flipped Voltage Follower 28
4.3 Multi-path Comparator 30
Ⅴ. Measurement results 32
Ⅵ. Conclusion 38

more