Gate-injection ferroelectric flash (GI-FeFlash) for large memory window and high-speed NAND flash memory
- 주제어 (키워드) NAND Flash , charge trap flash (CTF) , ferroelectric field-effect transistor (FeFET) , charge trapping , polarization switching , memory window , work function , 낸드 플래시 메모리 , 전하 트랩 플래시 , 강유전체 전계 효과 트랜지스터 , 분극 스위칭 , 전하 트래핑 , 메모리 윈도우 , 일함수
- 발행기관 서강대학교 일반대학원
- 지도교수 김상완
- 발행년도 2025
- 학위수여년월 2025. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제 URI http://www.dcollection.net/handler/sogang/000000079642
- UCI I804:11029-000000079642
- 본문언어 영어
- 저작권 서강대학교 논문은 저작권 보호를 받습니다.
초록 (요약문)
NAND flash memory has become a leading technology in storage memory, offering ultra-high density and low cost. This is achieved through physical and logical scaling. However, both scaling approaches have reached their limitations due to continuous increases in bit density. Although several solutions have been proposed to overcome these limitations, there are still challenges to achieving a large memory window (MW), low operating voltage, and high operating speed. Recently, gate-injection ferroelectric flash (GI-FeFlash), which combines charge trapping and polarization switching mechanisms, has been proposed as a breakthrough for NAND flash memory. However, previous studies have limitations: lack of rigorous analysis on the operation mechanism and absence of strategies for improving memory characteristics. Therefore, this thesis analyzes the operating mechanism of GI-FeFlash and proposes gate work function modulation as a strategy to improve memory performance. First, the operating mechanism of GI-FeFlash is verified through technology computer-aided design (TCAD) simulations. It is revealed that GI-FeFlash has an extraordinarily larger MW compared to the sum of the MWs of CTF and FeFET, due to the synergistic effects between the two mechanisms. These synergistic effects can be analyzed by two phenomena: 1) trap- assisted polarization switching (TAPS) and 2) polarization-assisted charge trapping (PACT). In the case of TAPS, the trapped charges in the charge trap layer (CTL) enhance the polarization in the ferroelectric (FE) layer by increasing the electric field of the blocking oxide (i.e., FE layer). On the other hand, in the case of PACT, the polarization in the FE layer helps the charge injection into the CTL by increasing the electric field of the tunnel oxide (TO). Furthermore, TAPS and PACT are also verified by using Gauss's law. Secondly, the modulation of the gate metal work function is proposed to enhance the memory characteristics of GI-FeFlash. To validate this approach, metal-oxide- semiconductor (MOS) capacitors with different work function metal gates are fabricated and evaluated. It is confirmed that MOS capacitors with a high work function gate exhibit improved memory performance in terms of program voltage and speed due to the lower valance band offset (VBO), with negligible impact on erase. This study demonstrates that GI-FeFlash with a high work function gate provides a promising solution for large MW and high-speed NAND flash.
more초록 (요약문)
낸드 플래시 메모리는 초고밀도와 저비용을 제공하며 스토리지 메모리를 대표하는 위치에 있다. 이는 물리적 및 논리적 스케일링을 통해 달성되었다. 하지만 비트 밀도가 지속적으로 증가함에 따라, 두 스케일링 방식 모두 한계에 도달하였다. 이러한 한계를 극복하기 위해 다양한 해결책이 제안되었으나, 넓은 메모리 윈도우, 낮은 동작 전압, 높은 동작 속도를 모두 만족하는데에는 여전히 어려움이 있다. 최근에 강유전체의 분극 스위칭과 전하 트랩 메커니즘을 결합한 새로운 메모리 소자인 게이트 주입 강유전체 플래시(gate-injection ferroelectric flash: GI-FeFlash)가 낸드 플래시 메모리의 돌파구로 제안되었다. 하지만 기존 연구는 동작 메커니즘에 대한 면밀한 분석 부족 및 메모리 특성 향상을 위한 전략 부재 등의 한계가 존재한다. 따라서 본 논문에서는 GI-FeFlash의 동작 메커니즘을 분석하고, 게이트 금속 일함수 변조를 활용한 메모리 성능 개선 전략을 제안하고자 한다. 첫째, GI-FeFlash의 동작 메커니즘을 technology computer-aided design (TCAD) 시뮬레이션을 활용하여 검증하였다. GI-FeFlash는 두 메커니즘 간의 시너지 효과로 인해 전하 트랩 플래시와 강유전체 전계 효과 트랜지스터의 메모리 윈도우 합보다 더 넓은 메모리 윈도우를 갖는 것을 확인하였다. 이러한 시너지 효과는 다음 두 현상으로 분석된다: 1) 트랩-유도 분극 스위칭(trap-assisted polarization switching: TAPS) 2) 분극-유도 전하 트래핑(polarization-assisted charge trapping: PACT). TAPS의 경우, 전하 트랩 층에 포획된 전하가 블로킹 절연막의 전기장을 증가시켜 강유전체 층의 분극을 향상시킨다. 반면 PACT의 경우, 강유전체 층의 분극이 터널 절연막의 전기장을 증가시켜 전하 주입을 향상시킨다. 더 나아가, TAPS와 PACT는 가우스 법칙을 사용하여 수학적으로 검증되었다. 둘째, GI- FeFlash의 메모리 특성 향상을 위해 게이트 금속 일함수의 변조를 제안하였다. 이를 검증하기 위해 다양한 일함수의 금속 게이트를 갖는 금속- 산화막-실리콘 (MOS) 구조의 커패시터를 제작하고 메모리 특성 평가를 진행하였다. 높은 일함수의 게이트를 가진 MOS 커패시터는 erase 특성의 큰 열화 없이 program의 동작 전압과 속도 측면에서 향상된 메모리 특성을 나타냈다. 이러한 결과는 높은 일함수 게이트를 가진 GI-FeFlash가 넓은 메모리 윈도우와 고속 동작 특성을 갖는 낸드 플래시 구현을 위한 유망한 접근법임을 입증한다.
more목차
Chapter 1. Introduction 1
1.1 Background of NAND Flash memory 1
1.2 New approaches utilizing ferroelectrics 5
Chapter 2. Analysis on the operating mechanism of GI-FeFlash 8
2.1 Device structure and simulation methodology 8
2.2 Simulation results 12
2.2.1 Memory operation of GI-FeFlash 12
2.2.2 Impact of charge trapping on polarization switching 15
2.2.3 Impact of polarization switching on charge trapping 20
2.3 Summary 26
Chapter 3. Memory enhancement strategy using gate work function modulation 27
3.1 Strategies for memory enhancement of GI-FeFlash 27
3.2 Device fabrications and experimental results 29
3.2.1 Device fabrication 29
3.2.2 Experimental results 31
Chapter 4. Conclusion 44
References 46
