Demonstration of reconfigurable feedback field−effect transistor(FBFET) with charge trap layer for content−addressable memory(CAM) operation
- 주제어 (키워드) FBFET , Content-addressable-memory , charge trap layer , 반도체 , 소자
- 발행기관 서강대학교 일반대학원
- 지도교수 김상완
- 발행년도 2025
- 학위수여년월 2025. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제 URI http://www.dcollection.net/handler/sogang/000000079632
- UCI I804:11029-000000079632
- 본문언어 영어
- 저작권 서강대학교 논문은 저작권 보호를 받습니다.
초록 (요약문)
The content-addressable memory (CAM) is a memory structure that searches data based on the content itself, rather than its address, and is specialized for high-speed searches and data matching. CAM operations enable faster performance compared to traditional RAM through parallel data matching, and are thus utilized in a wide range of applications, such as network routing, server database queries, and cache memory. To implement these CAM operations, various devices based on materials and mechanisms, such as complementary metal oxide semiconductors (CMOS), phase change RAM (PCRAM), and ferroelectric tunnel field-effect transistors (FeTFET), have been studied. However, most of the devices applied to CAM operations in previous studies suffer from limitations such as low integration density and high power consumption. The issues of CAM can be attributed to the following: CAM designs require complex circuit configurations, which lead to lower integration density, and the high search voltage applied during data matching results in high power consumption. In particular, reducing power consumption in parallel CAM operations requires not only a low select voltage but also achieving a high operating current and low off current. In this paper, we propose a new device, the reconfigurable feedback field-effect transistor (R-FBFET) with an inserted charge storage layer, to solve the aforementioned CAM problems. The R-FBFET device features a control gate (CG) in the middle, with a p- type source and an n-type drain, each with a program gate (PG) located between them. The charge storage layer in the PG modulates the potential barrier of the lower channel through write and erase operations, thereby enabling the selective implementation of p- and n- channel operations. The charge storage layer in the CG similarly modulates the potential barrier of the lower channel via write and erase operations, adjusting the threshold voltage of the device. The proposed device addresses the low integration density and high power consumption issues of conventional CAM in the following ways: The write and erase operations of the PG allow p- and n-channel operations, enabling the realization of a 1T- CAM operation with higher integration density. Moreover, adjusting the threshold voltage through the CG's write and erase operations allows for a high operating current and low off current even at a low search voltage, effectively reducing power consumption. The structure of this paper is as follows: In Section 1, an introduction to CAM operations and related previous studies is presented. In Section 2, the feedback operation principle and reconfigurable characteristics are described. Section 3 explains the fabrication process of the device. Section 4 discusses the measurement results of the proposed device, comparing the write and erase operations before and after for both PG and CG, and elaborates on CAM operation realization. Finally, Section 5 summarizes the research findings and significance in the conclusion.
more초록 (요약문)
Content-addressable memory(CAM) 동작은 데이터를 주소가 아닌 내용 자체로 검색하는 메모리 구조로, 고속 검색과 데이터 매칭에 특화된 동작이다. CAM 동작은 병렬적 데이터 매칭을 통해 기존 RAM 등의 메모리 대비 고속 동작이 가능하며, 이를 통해 네트워크 라우팅, 서버 내 데이터베이스 조회, 캐시 메모리 등 다양한 분야에서 활용되고 있다. 이런 CAM 동작에 활용하기 위해 complementary metal oxide semiconductor(CMOS), phase change ram(PCRAM), ferroelectric tunnel field-effect transistor(FeTFET) 등 다양한 물질과 메커니즘에 기반한 소자들이 연구되어왔다. 그러나 대부분의 연구에서 CAM 동작에 적용되는 소자 구조는 낮은 집적도와 높은 소비전력을 가지는 단점을 가지고 있다. CAM의 문제의 원인은 다음과 같다. CAM 설계에 있어 복잡한 회로 구성이 필요하다는 점에서 낮은 집적도가 발생하고, 데이터 매칭 판단 시 인가되는 높은 search 전압이 높은 소비전력을 유발한다. 특히 소비전력의 경우, 병렬적으로 동작하는 CAM 동작에서 소비전력을 낮추려면 낮은 select 전압뿐만 아니라 높은 동작전류, 낮은 off 전류를 확보하는 것 또한 중요하다. 본 논문에서는 이런 기존 CAM의 문제를 해결할 수 있는 소자로 전하 저장층을 삽입한 reconfigurable feedback field-effect transistor(R- FBFET)를 제시하고, 이를 제작해 측정한 결과를 통해 CAM 동작에의 적용이 가능하다는 점을 증명하고자 한다. 제시된 R-FBFET은 소자 중앙에 위치한 control gate (CG)를 중심으로, p type 소스와 n type 드레인 사이에 각각 program gate (PG)가 위치한 구조를 지닌다. PG에 삽입된 전하 저장층은 쓰기, 지우기 동작을 통해 하단 채널의 전위 장벽을 조절하며, 이를 통해 p,n 채널 동작을 선택적으로 구현할 수 있다. CG에 삽입된 전하 저장층의 경우 쓰기, 지우기 동작을 통해 하단 채널의 전위 장벽을 조절하는 것은 같으나, 이를 통해 소자의 문턱전압을 조절하는 역할을 한다. 제안한 소자는 기존 CAM의 문제였던 낮은 집적도와 높은 소비전력의 문제를 다음과 같은 방법을 통해 해결할 수 있다. 먼저 PG의 쓰기, 지우기 동작을 통해 p,n 채널 동작이 가능한 점을 통해 1T-CAM 동작 수행이 가능해 높은 집적도를 가질 수 있다. 그리고 CG의 쓰기, 지우기 동작을 통해 문턱 전압을 조절함으로써 낮은 search 전압 상에서도 높은 동작 전류, 낮은 off 전류를 확보해 소비 전력을 낮출 수 있다. 본 논문의 구성은 다음과 같다. 1장에서 CAM 동작에 관한 소개와 기존 연구에 대한 내용을 기술하며, 2장에서 feedback 동작 원리와 reconfigurable 특성에 대한 내용을 기술한다. 3장에서는 소자의 제작과정을 기술한다. 4장에서는 제시하는 소자의 측정 결과를 PG, CG 각각에 대한 쓰기, 지우기 동작 전후를 비교하여 나타내고 이를 통한 CAM 동작 구현에 대해 기술한다. 마지막 5장에서는 결론을 통해 본 연구의 요약과 의의를 서술한 후 논문을 끝맺는다.
more목차
Chapter 1. Introduction 1
1.1 Background of CAM 1
1.2 Conventional CAM devices 4
1.3 1T-CAM application 7
Chapter 2. Feedback FET 9
2.1 Positive feedback mechanism 9
2.2 Reconfigurable FBFET 13
2.3 Proposed Reconfigurable FBFET with charge trap layer 15
Chapter 3. Device fabrication 18
3.1 Fabrication process 18
Chapter 4. Results and discussion 24
4.1 Device measurement 24
4.2 Device operation through PG PGM/ERS 26
4.3 Device operation through CG PGM/ERS 29
4.4 CAM applicable operation through PG/CG PGM/ERS 32
Chapter 5. Conclusion 36
References 37
