A 2 A Maximum Load Current Capable 0-to-1 μF Off-chip Capacitor N-type LDO using Dual Dynamic Negative Feedback Loop and an Improved Error Amplifier
- 주제어 (키워드) Wide range of CO , NMOS LDO , Single-pole system , Feedback loops , Stability analysis , Transient response; 광범위한 CO , 단극 시스템 , 피드백 루프 , 안정성 분석 , 과도 응답
- 발행기관 서강대학교 일반대학원
- 지도교수 홍성완
- 발행년도 2024
- 학위수여년월 2024. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000076708
- UCI I804:11029-000000076708
- 본문언어 영어
- 저작권 서강대학교 논문은 저작권 보호를 받습니다.
초록
A 2 A Maximum Load Current Capable 0-to-1 μF Off-chip Capacitor N-type LDO using Dual Dynamic Negative Feedback Loop and an Improved Error Amplifier This paper proposes a low-dropout regulator (LDO) which is stable over an output capacitor (CO) range from 0 to 1 μF with a dual loop configuration. These mechanisms work together to enhance its transient response, settling time, and overall figure of merit (FoM). The LDO uses an n-type power transistor (MP) with a high-gain single-stage error amplifier. Since, this LDO is designed as a one-pole system where the pole is generated by a large parasitic capacitance of MP and the output impedance of the error amplifier. Consequently, this LDO can easily be compensated without requiring any compensation capacitor, which degrades the slew rate (SR). To improve the transient response and maintain stability over a wide range of CO, the Dynamic Negative Feedback Loop (DNFL) is used. Furthermore, the DNFL employs a simple structure with low current consumption, enhancing both the transient and frequency response of the LDO. Additionally, the error amplifier adaptively boosts its SR only in transition moments by momentarily increasing the tail current induced by the input transistors. This strategic enhancement effectively shortens the settling time. The input voltage ranges from 2.7 to 4.2 V, while the output voltage ranges from 2.4 to 4.0 V. The measured results have shown that it exhibits a 68 mV undershoot with a load current of 2.5 A/1 μs on a 0 µF CO. When the CO is 1 μF under the same conditions, it demonstrates a significantly reduced undershoot of 13 mV. The proposed LDO achieves the best FoM among the state-of-the-art LDOs, whether used without an off-chip capacitor or with one. In cases where an off-chip capacitor is not employed, the achieved FoM is 5.228 ps⋅V/μm². When an off-chip capacitor is used, the FoM remains impressive at 0.624 ps/μm². The chip was fabricated in a 0.5-µm CMOS process with a maximum load current of 2 A.
more초록
이중 제어 피드백 경로와 개선된 오차 증폭기를 통해 2A 최대 전류 및 0-1 μF의 Off-chip 캐패시터 구동 가능한 N-type LDO 레귤레이터 본 논문에서는 0~1μF의 출력 커패시터(CO) 범위에서 주파수 응답이 안정적으로 유지되는 LDO 레귤레이터를 제안한다. 제안된 LDO는 고이득 1단 오차 증폭기를 가진 n형 전력 트랜지스터(MP)를 활용한다. 제안된 LDO는 단극 시스템으로 설계되고 MP의 큰 기생 커패시턴스와 오차 증폭기의 출력 임피던스에 의해 주 극이 생성되므로, 이 LDO는 슬루 레이트(SR)를 저하시키는 어떠한 보상 캐패시터를 사용하지 않고도 쉽게 보상될 수 있다. 과도 응답을 향상시키고 넓은 CO 범위에서 안정성을 유지하기 위해 동적 음의 피드백 루프(DNFL)를 활용하였다. 또한, 오차 증폭기는 로드 전류 변동 상황에서 출력 전압의 수렴 시간을 단축시키기 위해 전이 시에만 꼬리 바이어스 전류를 동적으로 높여 SR을 적응적으로 증가시킨다. 칩의 최대 부하 전류는 2A이며 0.5-μm CMOS 공정으로 제작되었다.
more목차
Chapter 1. Introduction 1
1.1 Background of this paper 1
Chapter 2. Explanation of the Proposed LDO. 7
2.1 Overall Architecture 7
2.2 Operation of the DNFL 11
2.3 Operation of the Adaptive Boosted SR-cell 20
2.4 Full Schematic 22
2.5 Analysis of Stability 24
Chapter 3. Simulation and Measurement Results 29
3.1 Simulation Results 29
3.2 Measurement Results 37
Chapter 4. Conclusions 39
4.1 Photos 39
4.2 Discussion 41
References 43
