검색 상세

고성능 및 고가용성 패킷 버퍼를 위한 메모리 시스템 설계

Designing Memory Systems for High Performance and Highly Available Packet Buffers

초록 (요약문)

Internet traffic increases rapidly due to the increase in the use of mobile devices, the change in applications using the Internet, and the extensive use of data centers. In addition, cloud-based applications such as data synchronization, web services, and social media are accelerating the increase in data center network traffic. These network changes demand unprecedented high performance from routers/switches. A high-performance packet buffer is essential to implement a high-performance router, and DRAM has commonly been used as a packet buffer memory because of its good scalability in terms of capacity and bandwidth. However, the slow access speed of DRAM, the gap between the I/O bus speed and the internal speed of the memory chip, and the increase of memory channels and banks severely reduce the effective bandwidth utilization of DRAM-based packet buffer. In addition, the volatility of DRAM requires a refresh to retain data stored in DRAM cells, which consumes a lot of power, and it is vulnerable to packet losses when a router fails, which introduces instability to the network. Due to these problems, using DRAM as a packet buffer memory becomes more challenging to meet routers’ performance, availability, and low power requirements. Therefore, this dissertation proposes a memory architecture that provides high performance and high availability to the packet buffer. First, the SRAM/DRAM hybrid memory architecture and packet mapping method increase memory bandwidth utilization and enable high-performance packet buffering by maximizing the locality and parallelism of the DRAM access. Second, the non-volatile memory-based hybrid memory architecture composed of MRAM(magnetic RAM) and PCM(phase change memory) and the associated packet mapping method provide high availability that cannot be provided by conventional volatile memory, compensate for the slow write performance and write endurance of PCM, and provide high-performance packet buffering as well. Third, we propose a multi-latency MRAM architecture specialized for packet buffers. MRAM retention time can be reduced by utilizing the characteristic of packet buffering, in which packet data remains in a router/switch only for a few hundred milliseconds. Packet buffer-specific MRAM solves the bandwidth scalability issue of PCM and provides higher packet buffering performance by improving MRAM access latency.

more

초록 (요약문)

모바일 기기 사용의 증가, 인터넷을 사용하는 어플리케이션의 변화 및 데이터 센터의 거대화로 인해 인터넷 트래픽은 급격한 성장을 기록하고 있다. 또한 데이터 동기화, 웹 서비스 그리고 소셜 미디어와 같은 클라우드 기반 어플리케이션은 데이터센터 네트워크의 트래픽 증가를 가속하고 있으며 클라우드 자원과 이를 운용하는 데이터 센터에 대한 수요의 증가는 데이터 센터를 하이퍼스케일로 거대화시켰다. 이러한 네트워크의 변화는 라우터/스위치에 전례 없는 고성능을 요구한다. 고성능 라우터 구현에는 고성능 패킷 버퍼가 필수이며 DRAM은 용량 및 대역폭 측면의 확장이 용이하여 대표적인 패킷 버퍼 메모리로 사용되어 왔다. 하지만 DRAM의 느린 접근 속도, I/O 버스 속도와 메모리 칩 내부 속도의 격차 및 메모리 채널, 뱅크의 증가는 패킷 버퍼로써 DRAM의 접근 대역폭 활용률을 심각하게 감소시킨다. 또한 DRAM은 휘발성 메모리로 저장된 데이터의 보존을 위해 refresh가 필요하여 이로 인한 전력 소모가 크며 라우터에 장애가 발생했을 시 패킷 손실이 발생하여 네트워크에 불안정성을 초래할 수 있다. 이러한 문제들로 인해 DRAM은 고성능 라우터에 요구되는 성능, 가용성, 저전력을 충족시키기 어려워지며 DRAM을 일반적인 패킷 버퍼 메모리로 사용하는 측면에서 증가하는 비용과 다양한 문제점을 야기하고 있다. 이에 본 논문은 패킷 버퍼에 고성능 및 고가용성을 제공하는 메모리 구조를 제안한다. 첫째, SRAM/DRAM 복합 메모리 구조 및 패킷 매핑 방식은 DRAM 접근 방식의 집약성(locality)과 병렬성(parallelism) 극대화를 통해 메모리 대역폭 활용률을 높이며 고성능 패킷 버퍼링을 가능하게 한다. 둘째, MRAM(magnetic RAM)과 PCM(phase change memory)으로 구성된 비휘발성 메모리 기반 복합(hybrid) 메모리 구조 및 패킷 매핑 방식은 기존의 휘발성 메모리가 제공할 수 없는 고가용성을 제공하며 MRAM과 PCM의 복합 메모리 구조를 통해 PCM의 느린 쓰기 성능 및 쓰기 내구성을 보완하며 고성능 패킷 버퍼링을 제공한다. 셋째, 패킷 버퍼에 특화된 다중-접근 시간 MRAM 구조를 제안한다. 패킷 데이터가 라우터/스위치에 저장되는 시간이 수백 밀리세컨드에 불과한 패킷 버퍼링의 특징을 활용해 데이터 보존 시간을 줄인 MRAM은 접근 속도의 향상으로 인하여 PCM의 대역폭 확장성 문제를 해결하고 더 높은 패킷 버퍼링 성능을 제공한다.

more