검색 상세

Analysis of Electrical Characteristics of PNPN Tunnel Field-Effect Transistors by Pocket Design

포켓 디자인에 의한 PNPN 구조 터널 전계 효과 트랜지스터의 전기적 특성 분석

초록 (요약문)

TCAD 시뮬레이션을 사용하여 터널 전계 효과 트랜지스터(TFET)의 전기적 성능에 대한 저농도 영역의 영향을 분석하였다. 소스와 포켓 사이의 저농도 영역이 고려되지 않은 기존의 TFET과 비교하여, 저농도 영역 길이가 최적화될 경우 양호한 오프 전류 (Ioff) 크기를 유지하면서 온 전류 (Ion)와 문턱전압 이하 기울기 (SS) 성능은 향상된다. 또한 저농도 영역을 고려하여 포켓을 디자인하기 위한 가이드라인을 제안한다. 포켓 너비와 도핑 농도를 조정하여 전도대의 국소 최솟값의 위치 및 깊이를 최적화함으로써 온 전류 및 SS 성능을 더욱 향상시킬 수 있다. 그러나 포켓으로 인한 SS 저하를 방지하기 위해선 포켓 너비의 최적 값을 결정할 때 포켓 도핑 농도도 고려해야 하며, 그 반대 역시 성립한다.

more

초록 (요약문)

The effects of low net-doped region on the electrical performance of tunnel field-effect transistors (TFETs) are investigated using TCAD simulation. Compared with conventional TFETs where the low net-doped region was not considered, it is observed that the low net-doped region between the source and pocket can enhance TFET electrical characteristics such as on-current (Ion) and subthreshold swing (SS) with fine on-off current ratio (Ion/Ioff). Furthermore, guidelines for designing counter-doped pocket are proposed considering the low net-doped region. The Ion and SS can be further improved by adjusting the pocket width and doping concentration to optimize the location and depth of the local minimum in the conduction band. To avoid pocket-induced SS degradation, the pocket doping concentration must also be taken into account when determining the optimal value of the pocket width and vice versa.

more