검색 상세

A 6-Bit Stochastic Time-to-Digital Converter Using Body Voltage Control via 6-Bit RDAC

초록 (요약문)

이 논문은 6비트 RDAC (Resistive Digital to Analog Converter)에 의해 제어되는 6비트 STDC (Stochastic Time to Digital Converter)에 관한 것이다. TDC (Time to Digital Converter)는 빛 탐지 및 범위 조정 (LiDAR), DPLL (Digital Phase Locked Loop) 및 비행 시간(ToF)과 같은 시스템에서 생성된 신호 사이의 시간적 거리를 디지털 코드로 변환하는 데 사용된다. STDC는 TDC의 일종으로, 이 시스템은 '아비터 (Arbiter)'라고 불리는 총 64개의 래치 구조를 통해 시차를 인식한다. 64개의 아비터는 확률적 분포에서 물리적 특성으로 인한 다른 시간 차이를 나타낸다. 출력은 차동 래치 구조 아비터의 입력 게이트 양쪽 끝에 들어오는 신호의 시간차를 조정하거나 바디 단의 바이어스 전압을 조정하여 달라진다. 전체 탐지 범위 (full scale range)는 약 450 fs 내외로 낮으나, RDAC을 사용한 바디 바이어스 제어는 수 fs 단위에서 초미세 해상도를 얻을 수 있다. 28nm FD-SOI 공정을 사용하였으며, Chip의 면적은 0.487 mm2이다.

more

초록 (요약문)

This thesis is on a 6-bit STDC (Stochastic Time-to-Digital Converter) controlled by 6-bit RDAC (Resistive Digital to Analog Converter). Time to Digital Converter (TDC) is used to convert the temporal distance between signals generated from circuits such as Light Detection and Ranging (LiDAR), Digital Phase Locked Loop (DPLL), and Time of Flight (ToF) systems into digital codes. STDC is a type of TDC, and the system recognizes the time difference through a total of 64 latch structure called 'arbiters'. The 64 arbiters represent different time differences due to physical properties in a stochastic distribution. The output is different by adjusting the time difference of the signal entering both ends of the input gate of the differential latch structure arbiter or by adjusting the body bias voltage. The full scale detecition range itself is about 450 fs. Body bias control using RDAC can obtain ultra-fine resolution on the order of several fs. The layout area is 0.487 mm2 using 28nm FD-SOI technology.

more