Offset Contribution Analysis for DRAM Offset Cancellation Sensing Scheme
DRAM Offset Cancellation 감지 기법의 Offset 기여도 분석
- 주제(키워드) DRAM , sense amplifier , offset , mismatch , offset contribution. HSPICE simulation , DRAM , sense amplifier , offset , mismatch , offset contribution , HSPICE 시뮬레이션
- 발행기관 서강대학교 일반대학원
- 지도교수 최우영
- 발행년도 2021
- 학위수여년월 2021. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- UCI I804:11029-000000065955
- 본문언어 영어
- 저작권 서강대학교 논문은 저작권보호를 받습니다.
초록/요약
As the integration of dynamic random access memory (DRAM) is higher, the reliability of the DRAM sense amplifier becomes a more important issue. Therefore, an analysis of the offset which causes the reduction in sense amplifier reliability has been implemented. Previous work reveals that the main cause of the offset is the mismatch of the threshold voltage of nMOS pair in sense amplifier. Since the preceding offset analysis assumes an n-driven method that operates the nMOS pair first, there is a limit to reflecting the change in the order of operation of the nMOS and pMOS pairs. Therefore, in this paper, we propose an HSPICE simulation analysis of offset considering operation parameters as well mismatch factors. Through this simulation platform, the offset contribution of the DRAM sense amplifier is compared and analyzed according to time. Through this study, it is expected to predict and minimize the offset voltage with time and economic advantages by preemptively measuring the offset by device and circuit characteristics.
more초록/요약
동적 임의 접근 기억 장치 (DRAM)의 집적도가 높아질수록 DRAM sense amplifier 신뢰성이 중요한 문제가 되고 있다. 따라서 sense amplifier 신뢰성 감소의 주요 원인인 offset에 대한 분석이 이루어져 왔다. 선행 연구는 offset이 sense amplifier의 nMOS pair의 threshold voltage mismatch가 주요한 원인임을 밝히고 있다. 선행된 offset 분석은 nMOS pair를 먼저 동작시키는 n-driven 방식을 전제로 하기 때문에 nMOS와 pMOS pair의 동작 순서 변화를 반영하는데 한계가 있다. 따라서, 본 논문에서는 시간을 고려한 offset의 HSPICE 시뮬레이션 분석을 제안한다. DRAM sense amplifier mismatch의 offset 기여도를 시뮬레이션 플랫폼을 통해 시간에 따라 비교 및 분석 한다. 이 연구를 통해 소자 및 회로 특성으로 offset을 선제적으로 측정하여 시간과 경제적 이점을 가지고 신뢰성을 예측하고 최소화 할 수 있다.
more