Linearity Improvement of UltraScale+ FPGA-Based Time-to-Digital Converter
초스케일+ 필드 프로그래머블 로직 어레이에 설계된 시간-디지털 변환기의 선형성 개선
- 주제(키워드) Time-to-digital converter (TDC) , tapped-delay-line (TDL) , UltraScale+ field-programmable gate array (FPGA) , linearity improvement , RMS precision , 시간-디지털 변환기 , 탭 딜레이 라인 , 초스케일+ 필드 프로그래머블 로직어레이 , 선형성 향상 , RMS 정확도
- 발행기관 서강대학교 일반대학원
- 지도교수 최용
- 발행년도 2021
- 학위수여년월 2021. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- UCI I804:11029-000000065638
- 본문언어 영어
- 저작권 서강대학교 논문은 저작권보호를 받습니다.
