A Third-Order DT Delta-Sigma Modulator With Noise-Coupling Technique
- 주제(키워드) delta-sigma modulator , delayed feed-forward , noise-coupling , ADC
- 발행기관 서강대학교 일반대학원
- 지도교수 안길초
- 발행년도 2020
- 학위수여년월 2020. 8
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- UCI I804:11029-000000065340
- 본문언어 한국어
- 저작권 서강대학교 논문은 저작권보호를 받습니다.
초록/요약
이 논문에서는 3차의 델타 시그마 변환기 (Delta-Sigma Modulator) 를 제안한다. 이 구조는 적분기의 연산 증폭기(op-amp) 의 설계조건을 완화시키기 위해 지연된 피드-포워드 (feed-forward) 구조를 사용한다. 두 개의 적분기 (integrator) 를 통해 3차의 잡음 변형 (noise shaping) 을 얻기 위해 잡음 결합 (noise coupling) 기법을 사용한다. 이 제안하는 analog-to-digital converter (ADC) 의 시제품은 0.18μm CMOS 공정으로 제작되었으며, 면적은 0.225mm2이다. 이 단일 루프의 3차 4-bit 델타 시그마 ADC는 1.8V 단일 전원 전압에서 2.52 mW를 소모하며, 32의 OSR에서 160 kHz 대역을 처리하도록 동작하고 90.1 dB의 dynamic range (DR) 와 87.8 dB의 peak signal-to-noise ratio (SNR), 87.0 dB의 peak signal-to-noise and distortion ratio (SNDR) 의 성능을 가진다.
more초록/요약
This paper presents a third-order delta-sigma modulator. It uses delayed feed-forward (FF) architecture to relax the op-amp requirement of the integrators. Noise-coupling technique is employed to obtain third-order noise shaping with two integrators. The prototype analog-to-digital converter (ADC) is fabricated in a 0.18μm CMOS process with an active die area of 0.225 mm2. The single-loop, 4-bit, third-order delta-sigma ADC operates at OSR of 32 provides dynamic range (DR) of 90.1 dB, a peak signal-to-noise ratio (SNR) of 87.8 dB, and a peak signal-to-noise and distortion ratio (SNDR) of 87.0 dB over a signal bandwidth of 160kHz with a 1.8 V supply while consuming 2.52 mW power.
more