A 2-2 Discrete-Time Resolution-Enhanced Sturdy MASH Delta-Sigma Modulator
- 주제(키워드) delta sigma modulator
- 발행기관 서강대학교 일반대학원
- 지도교수 안길초
- 발행년도 2020
- 학위수여년월 2020. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- UCI I804:11029-000000064892
- 본문언어 한국어
- 저작권 서강대학교 논문은 저작권보호를 받습니다.
초록/요약
본 논문에서는 2-2차 구조의 resolution-enhanced sturdy multi-stage noise-shaping (RE-SMASH) 델타-시그마 변환기를 제안한다. 소스-팔로워 기반의 스위치-커패시터 적분기를 사용하여 동작 주파수를 효율적으로 증가시켰고, 개방형 루프 회로 구성과 광대역 소스-팔로워를 사용하여 고속 동작이 가능하게 했다. 두 개의 low-distortion 2차 입력 피드-포워드 스테이지로 구성된 RE-SMASH 토폴로지는 적분기의 이득 계수 정확도 요구 사항을 완화할 뿐만 아니라 변조기 출력에서 1차 스테이지의 양자화 잡음을 제거하여 SQNR을 개선한다. 변환기의 전력 및 면적을 줄이기 위해 5-비트 feedback D/A 변환기를 두개의 스테이지에서 공유하고, 첫 번째 스테이지 출력을 비례 축소하여 두 번째의 4-비트 양자화기의 비교기 수를 줄였다. 제작된 델타-시그마 변조기는 28 nm CMOS 공정으로 제작되었으며 총 0.28 mm2의 면적을 차지한다. 30.4 MHz 신호 대역폭에서 57.5 dB SNDR 및 68.4 dB DR의 성능을 달성한다. 760 MHz의 동작 주파수에서 작동하며 1.0 V 전원에서 32.96 mW를 소비한다.
more초록/요약
This paper presents a 2-2 discrete-time (DT) resolution-enhanced sturdy multi-stage noise-shaping (RE-SMASH) delta-sigma modulator. A source-follower-based switched-capacitor integrator is used to efficiently increase the operating clock frequency of the modulator using an open-loop circuit configuration and wide bandwidth source followers. A RE-SMASH topology that consists of two second-order low-distortion feed-forward stages not only relaxes the integrator gain accuracy requirement but also improves the SQNR by eliminating the first-stage quantization noise from the modulator output. In order to reduce power and area of the modulator, one 5-bit feedback digital-to-analog converter is shared for both stages, and the number of comparators for a 4-bit quantizer in the second stage is reduced by scaling the signal swing range. The prototype delta-sigma modulator fabricated in a 28-nm CMOS process occupies 0.28 mm2. It achieves a 57.5 dB SNDR and 68.4 dB DR in a 30.4 MHz signal bandwidth. Operating at a 760 MHz clock frequency, its consumes 32.96 mW from a 1.0-V supply.
more