A 1.8V 92.8 dB DR Incremental Analog-to-Digital Converter
- 발행기관 서강대학교 일반대학원
- 지도교수 안길초
- 발행년도 2018
- 학위수여년월 2018. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000062853
- 본문언어 한국어
- 저작권 서강대학교 논문은 저작권보호를 받습니다.
초록/요약
본 논문에서는 2차 구조의 incremental A/D (Analog-to-Digital) 변환기를 제안한다. 제안하는 A/D 변환기는 적분기의 선형성 요구조건을 완화시키기 위하여 2차 입력 피드-포워드 구조를 사용하고 있으며 적분기 내부에서 생기는 열 잡음 및 플리커 잡음과 같은 낮은 주파수 영역 noise 성분을 줄이기 위해 chopper stabilization 기법을 적용하였다. 양자화기는 두 개의 비교기로 구성된 1.5-비트 양자화기가 사용되었으며 스위치 커패시터로 구성된 수동 가산기 회로가 포함된 비교기를 이용하여 추가적인 증폭기의 사용 없이 양자화기 앞단의 가산 기능을 구현하므로서 소비 전력 및 칩 면적을 감소시켰다. 또한, 멀티-비트 D/A 변환기의 커패시터 부정합에 의해 발행하는 비선형성을 개선하기 위해 트리 구조의 dynamic element matching (DEM) 기법을 적용하였다. 제작된 incremental A/D 변환기는 0.18 μm CMOS 공정으로 제작되었으며 총 0.22 mm2의 면적을 차지한다. 동작 주파수는 16.384 MHz로 512의 오버샘플링 비율 (OSR) 사용하여 최종 32 kHz의 나이퀴스트-레이트 출력을 가지며 2 kHz인 입력 정현파에 대해서 92.8 dB의 dynamic range (DR) 와 87.7 dB의 peak signal-to-noise and distortion ratio (SNDR), 89.0 dB의 peak signal-to-noise ratio (SNR) 성능을 나타낸다. 델타-시그마 A/D 변환기는 1.8 V 전원 전압과 16.384 MHz의 클록 주파수 조건에서 전체 1.32 mW의 전력을 소모한다.
more