검색 상세

60 GHz 대역 프론트홀 시스템을 위한 구간별 차등 다항식 모델 기반의 디지털 사전왜곡기 설계에 관한 연구

Design of A Piecewise Polynomial Model Based Digital Predistortion for 60 GHz Fronthaul System

초록/요약

본 논문에서는 60 GHz 전력 증폭기의 비선형 모델링의 정확성을 향상시키기 위한 MSE(Mean Square Error)를 이용한 구간별 차등 다항식 모델을 제안하였다. 기존 단일 다항식 모델을 이용해 전력 증폭기의 비선형 모델링을 하면 MSE가 -11.3 dB 이고, 제안한 모델을 사용하면 최대 -12.8 dB로 기존 대비 1.5 dB 모델 정확성 향상을 보였다. 제안된 모델과 직접 학습 방식을 이용하여 디지털 사전왜곡기 구현 방안을 제시하였다. 제안된 모델의 성능을 검증하기 위하여 60 GHz 대역의 LTE 신호를 인가한 전력 증폭기에 대하여 제안된 모델을 이용하는 직접 학습 방식에 기반한 디지털 사전왜곡기를 FPGA로 구현 하였다. 하드웨어 테스트벤치를 통하여 구현한 디지털 사전왜곡기의 인접 채널 누설비(ACLR) 성능 및 연산 복잡도를 검증하였다. 실험 결과, ACLR 측면에서 단일 다항식 모델은 20.24 dB 성능 향상이 있었고, 제안된 모델은 23.57 dB로 기존 대비 3.3 dB 추가적인 성능 향상이 되었다. 연산 복잡도 측면에서는 기존 대비 7.5 % 감소됨을 보여주었다.

more

초록/요약

This paper suggests a piecewise polynomial model using MSE(Mean Square Error) that improves accuracy in nonlinear modeling of 60 GHz power amplifier. The MSE of nonlinear model of power amplifier using the single polynomial model is -11.3 dB, while the maximum MSE of nonlinear model of power amplifier using the suggested model is -12.8 dB. The suggested model achieves a 1.5 dB gain over the single polynomial model. A structure of digital predistortion based on the suggested model and direct learning method are proposed to implement a digital predistortion linearization. To verify the suggested model, digital predistortion based on the suggested model and direct learning method for power amplifier using 60 GHz LTE signal were implemented in the FPGA. We verified the adjacent channel leakage ratio(ACLR) performance and complexity of the implemented digital predistortion through a hardware test bench. According to evaluation results, the single polynomial model provided a 20.24 dB improvement in terms of ACLR, whereas the suggested model provided a 23.57 dB improvement. The suggested model achieves a 3.3 dB gain over the single polynomial model and a 7.5 percent reduction in terms of the complexity.

more