패킷 버퍼용 메모리 대역폭 이용률 증가를 위한 패킷 매핑 기법과 통합형 메모리
- 주제(키워드) 도움말 메모리 대역폭 이용률 , 패킷 버퍼 , 통합형 메모리 , 패킷 매핑 기법 , 라우터 , 병렬성과 지역성 , Memory bandwidth utilization , Packet buffer , Consolidated memory , Packet mapping method , Router , Parallelism and locality
- 발행기관 서강대학교 일반대학원
- 지도교수 이혁준
- 발행년도 2016
- 학위수여년월 2016. 2
- 학위명 석사
- 학과 및 전공 일반대학원 컴퓨터공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000058824
- 본문언어 한국어
- 저작권 서강대학교 논문은 저작권보호를 받습니다.
초록/요약
네트워크 데이터 트래픽 및 빅데이터 산업의 수요 증가로 인해 네트워크 라우터(Network router) 장비의 처리량 요구가 폭발적으로 증가하고 라우터 장비에서 수행되는 워크로드(Workload) 별 메모리 요구사항이 상이함에 따라 라우터에 최적화된 메모리 솔루션 개발의 필요성이 증대되고 있다. 라우터에서 수행되는 기존의 패킷 버퍼 향 메모리는 상대적으로 더딘 대역폭(Bandwidth) 증가로 인해 라우터의 성능 향상 및 확장의 제약사항이 되어왔다. 이러한 문제를 해결하기 위해 다양한 패킷 매핑(Packet mapping) 기법과 높은 대역폭을 제공하는 메모리를 사용하는 방안이 제시되고 있으며 이들은 메모리 대역폭을 향상시키는 것을 목표로 한다. 라우터에서는 DDR4와 HBM2와 같은 고성능 메모리의 조합으로 메모리 대역폭 향상을 이룰 수 있으나 새로운 고성능 메모리 구조를 효과적으로 사용할 수 있는 패킷 매핑 기법이 필요하다. 또한, 일반적으로 패킷 버퍼 향 메모리로 사용되던 DRAM 버스와 내부 셀 접근속도의 차이도 메모리 대역폭 이용률 감소의 원인이 되므로 이를 보완하는 방안도 필요하다. 지금까지의 연구는 두 가지 원인을 함께 고려한 메모리 솔루션을 제시하지 못했다는 한계를 지니고 있다. 본 논문에서는 메모리 대역폭 이용률을 향상시키기 위해 메모리 시스템 구조 및 환경을 고려해 병렬성을 유지하면서 Row-buffer 지역성을 높이는 패킷 매핑 기법을 제시한다. 또한, 메모리 버스 속도와 내부 셀 접근속도의 차이를 보완할 수 있는 통합형 메모리와 해당 메모리를 사용함에 따른 출력 대기열 큐의 우선순위와 지연시간을 고려한 패킷 매퍼(Packet mapper)의 패킷 배치 기법을 제안한다. 자체 제작한 패킷 제너레이터(Packet Generator)와 수정한 DRAM 시뮬레이터(DRAMSim2)를 사용해 제안한 방법을 증명하였다. 실험 결과 제시된 기법은 단일 DRAM과 기존 패킷 매핑 사용하는 메모리 시스템 대비 메모리 대역폭 이용률이 최대 24.46% 향상됨을 확인하였다.
more초록/요약
As the network traffic increases with increasing applications using Internet, a demand for high-performance network router is increasing. The performance of a router heavily depends on the memory technology. Slow bandwidth increase in the conventional packet buffer often limits the performance and scalability of a router. Previous works attempted to improve memory bandwidth by using on efficient packet mapping method. However, existing packet mapping methods need to be changed to reflect the changes in new memory technology such as DDR4 or HBM2. In addition, a new method is required to fill the increasing gap between the growing memory bus speed and the lagging access latency of internal memory cell. This paper presents a new packet mapping method that utilizing both parallelism and locality. In addition, we propose consolidated memory to make use of benefits of fast SRAM and high capacity DRAM. We evaluate proposed method using on in-house packet generator and DRAMSim2 simulator. The experimental results show up to 24.46% improvement in memory bandwidth utilization.
more