검색 상세

Design and analysis of scalable piezoelectric energy harvester and management circuit for wearable applications

착용 가능한 응용을 위한 확장성 있는 압전 에너지 수확기 분석 및 제작과 관리회로 설계

초록/요약

본 논문에서는 착용 가능한 소자로의 응용을 위한 직물 구조의 압전 에너지 수확 소자를 제작 및 분석 하였으며, 소자로부터 출력되는 에너지를 관리 및 저장하기 위한 회로 모듈을 설계하였다. 제작된 소자는 압전 필름 및 의복용 실을 각각 이용하여 직물 형태의 구조로 이루어졌으며, 펴질 수 있는 구조를 이루기 위해 압전 필름 및 실의 교차점이 굽어 있는 형태이다. 제작된 소자의 면적은 5개의 압전 물질로 이루어진 씨실과 7개의 실로 구성된 날실 구조에서 15 x 33 mm2 이다. 제작된 소자를 이용하여 실의 개수에 따른 대 면적에서의 에너지 수확이 가능해지며, 소자 면적의 증가에 따라 수확할 수 있는 출력이 커지게 된다. 또한, 날실의 단면 지름이 줄어들 때 씨실을 이루는 압전 소자의 곡률이 커지게 되므로 출력이 증가하게 되는 과정을 본 논문에서 분석 및 실험하였다. 최대 출력으로 5 mm 및 3 mm 지름의 날실 구조에서 81 μW/cm2 및 125 μW/cm2 를 각각 얻을 수 있었다. 소자의 출력을 관리하기 위한 회로는 0.35 μm CMOS 공정을 기반으로 설계하였다. Low-leakage switching rectifier구조의 CMOS 전파 정류기는 내부의 비교기 모듈에 의해 스위칭되며, charge pumping module에 의해 출력이 증대되는 모습을 보인다. 최대 전압 및 전력 변환효율은 97.1 % 및 87.7 % 를 각각 나타내었다.

more

초록/요약

This paper presents a piezoelectric energy harvester with a fabric textile structure for wearable applications and examines its design and characteristics as a scalable energy harvester. The device is composed of warp and weft threads made of yarn string piezoelectric film straps and they are woven to each other to form a stretchable textile structure. The area of the prototype device, consisting of five weft and eleven warp threads, is 15 x 33 mm2. During the stretching operation, the curvature change and resultant time-varying strain in the piezoelectric weft threads induces output power. We demonstrate that a large-area device for wearable application can be easily obtained using the proposed structure, and that the output power can be increased by reducing the thread dimension and consequently increasing the density of the threads. Maximum power densities of 81 μW/cm2 and 125 μW/cm2 were obtained from the device using warp-thread diameters of 5 and 3 mm, respectively. In addition, a CMOS rectifier circuit consisting of switch and charge pumping module is designed and fabricated for higher power-transfer efficiency than commercial rectifier circuits. The circuit is implemented using 0.35 μm CMOS process and the voltage conversion ratio and power efficiency are measured to 95.7% and 87.7%, respectively.

more