Reduction of Power Consumption for Pipelined Deep Packet Inspection on FPGA
- 발행기관 서강대학교 대학원
- 지도교수 장주욱
- 발행년도 2014
- 학위수여년월 2014. 8
- 학위명 박사
- 학과 및 전공 도움말 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000054110
- 본문언어 영어
- 저작권 서강대학교 논문은 저작권보호를 받습니다.
초록/요약 도움말
우리가 사용하고 있는 인터넷 및 네트워크 환경은 우리의 삶에 많은 풍요로움을 제공해 주었지만, 우리의 행복과 안전을 위협하는 많은 위험요소도 가져다 주고 있다. 이러한 문제를 해결하기 위해, DPI (deep packet inspection, 심층 패킷 검사. Snort [2] 등)가 바이러스, 악성코드 및 디도스 공격 등의 위험에 가장 효과적으로 대응하는 기술 중의 하나로 자리매김하게 되었다. 검색의 속도, 정확성 및 문자열 패턴을 저장하는데 필요한 공간의 확보와 더불어, 검색을 수행하는데 소모되는 전력 또한 DPI 시스템의 중요한 문제가 되고 있다. DPI 시스템에 쓰이는 파이프라인형 AC-DFA (Aho-Corasick deterministic finite automaton) 구조에서, 효율적으로 전력 소모를 줄이는 방법들을 제안하였다. 이는 메모리 접근 횟수가 전력 소모에 가장 큰 영향을 끼친다는 것과, 파이프라인형 AC-DFA의 스테이지 사용 횟수가 뒤쪽 스테이지로 갈수록 급격하게 감소한다는 관찰결과에 따른 것이다. 먼저, 파이프라인형 AC-DFA의 스테이지에 할당된 stride를 각 스테이지별로 다르게 하여 전력 소모를 최소화하도록 설정하였고, 문자열의 검색에 이진 검색 기법을 적용하였다. 이러한 방법으로, 최신 DPI 시스템에 비해 약 34%의 전력 소모를 절감할 수 있었다. 또한, 사용되지 않는 스테이지의 동작 클럭을 감소시켜 불필요하게 소모되는 전력을 줄였다. 이러한 방법으로, 최신 DPI 시스템에 비해 약 13%의 전력 절감 효과를 가져왔다. 이러한 두 가지 방법을 모두 사용하여 DPI 시스템을 구현하였고, 최신 DPI 기술들과 전력 소모를 비교하였다. 전력 소모 추정의 오차를 최소화하기 위하여, 실제 구현에 쓰이는 하드웨어 정보들을 알맞게 적용하였다. 그 결과로, 최신 DPI 기술들보다 최대 35%의 전력 소모 절감 효과를 가져오게 되었다. 제안한 방법들은 빅 데이터(big data)의 정보 검색에서부터 디지털 포렌식에 이르기까지, 파이프라인형 DPI 구조 및 다중 패턴 문자열 검색의 어떤 응용에도 손쉽게 적용될 수 있을 것이다.
more초록/요약 도움말
Networking with the Internet have given abundance to our life, as much as threats. To address this issue, deep packet inspection (DPI, Snort [2] for example) has become one of the most reliable and trustworthy solutions to eliminate network threats such as viruses, malicious packets and DDoS attempts. Along with the considerations of speed, accuracy and the memory space required for storing patterns, the power consumption required for the functioning of the DPI system is of significant concern. We propose schemes to reduce power consumption in pipelined AC-DFA (Aho-Corasick deterministic finite automaton) tries for deep packet inspection (DPI). It is based on our observations that the number of memory accesses is responsible for most of the power consumption and the number of memory accesses drops dramatically as the input goes through stages of the pipelined implementation of the AC-DFA trie. First, we propose a new mapping scheme for pipelined implementation which traverses an AC-DFA trie with varying strides depending on the degrees of the nodes. We also apply binary search scheme for searching the patterns in such a way to reduce the number of memory accesses. With this scheme, we achieve the reduction of power consumption by 34%, compared to the state-of-the-art DPI architecture. Second, we slow down the clock frequency of the rarely-used stages to eliminate unwanted power consumption. We also achieve the reduction of power consumption by 13% with this scheme, compared to the state-of-the-art DPI architecture. We also construct a DPI system with these schemes and compare the power consumption of the system to those of the state-of-the-art systems. In the implementation, essential hardware parameters are adopted so that the power consumption is correctly estimated and implicit assumptions are insignificant. As a result, our schemes show a reduction of up to 35% in power consumption, compared with the state-of-the-art DPI architectures with a pipelined AC-DFA trie. We believe our schemes are applicable for any pipelined DPI architectures and multi-pattern string matching applications, such as the information retrieval from big data and digital forensics.
more