FPGA와 DSP를 이용한 실시간 차선 및 차량인식 시스템 구현
FPGA-DSP based implementation of lane and vehicle detection system
- 주제(키워드) lane detection , vehicle detection , FPGA(field programmable gate arrays) , DSP(digital signal processor) , real-time video processing
- 발행기관 서강대학교 일반대학원
- 지도교수 김경환
- 발행년도 2012
- 학위수여년월 2012. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000047361
- 본문언어 한국어
- 저작권 서강대학교 논문은 저작원 보호를 받습니다.
초록/요약
본 논문에서는 FPGA(Field Programmable Gate Arrays)와 DSP(Digital Signal Processor)를 이용하는 실시간 차선 및 차량인식 시스템의 구현에 대하여 기술한다. 차선 및 차량인식 시스템은 에지, 경계, 밝기, 그림자와 같은 차선과 차량의 특징을 추출하기 위한 반복연산과 추출된 특징 정보를 바탕으로 인식하기 위해 근사화, 군집화, 추적 등의 복잡도 높은 연산이 필요하기 때문에 FPGA와 DSP의 역할을 효율적으로 분할해야 한다. FPGA-DSP 구조를 사용하여 실시간 시스템을 구현하기 위해 알고리즘의 분석을 통해 데이터 접근 패턴 및 데이터 전송량을 기준으로 FPGA와 DSP의 처리 대상을 선정하여 개별 하드웨어 특성에 적합한 역할을 분담한다. 대량의 영상정보를 이용하여 소량의 특징요소를 추출하는 과정을 FPGA가 담당하고, 추출된 특징요소를 사용하여 차선과 차량을 정의하고 추적하는 부분을 DSP에서 수행한다. 또한, FPGA-DSP 간 연결의 치밀성과 효율성을 높이기 위한 인터페이스를 통해 실시간 처리가 가능한 시스템 구조를 제안한다. 실험 결과 제안한 실시간 차선 및 차량인식 시스템은 640×480 크기를 갖는 비디오 영상 입력에 대해 초당 15 프레임의 처리가 가능하며 실시간 응용으로 충분함을 확인하였다.
more초록/요약
This paper presents an implementation scheme of real-time lane and vehicle detection system with FPGA and DSP. In this type of implementation, defining the functionality of each device in efficient manner is of crucial importance because it commonly requires not only highly complex computational operations including fitting, clustering, and tracking, but also ones with massive repetition such as extracting features from various cues, including edges, brightness, and shadow. Based on the data access patterns and the amount of data needs to be transmitted, which can be obtained by thorough analysis of the lane and vehicle detection algorithm, each of functional modules in it is assigned to either FPGA or DSP. The FPGA is in charge of extracting features from input image sequences in reduced form, and the features are provided to the DSP so that tracking lanes and vehicles are performed based on them. In addition, a way of seamless interconnection between those devices is presented. The experimental results show that the system is able to process at least 15 frames per second for video image sequences with size of 640×480.
more