검색 상세

A Power-Efficient 4-PAM Serial Link Receiver with Rail-to-Rail Input Signals for Maximum SNR

초록/요약

A receiver for 4-level pulse amplitude modulation (4-PAM) serial links for inter-chip communications is made using only CMOS-logic based circuits. To receive large bandwidth data with low power consumption, 4-level pulse amplitude modulation is utilized to transfer two bits per one symbol. A rail-to-rail 4-PAM signal is employed to maximize SNR (signal-to-noise ratio), even for a low supply voltage condition. For the rail-to-rail input signal, the receiver adopts a newly proposed rail-to-rail comparator design. The proposed 4-PAM receiver is designed using a 0.18 ?m CMOS technology to achieve 1.6 Gb/s. The measured power consumption is very low only to be 6.94 mW from 1.8 V supply bias. The receiver occupies 190?90 ?m2 without pads.

more

초록/요약

본 논문은 CMOS-logic 회로 기반을 사용하여 inter-chip communication을 위한 4-level pulse amplitude modulation (4-PAM) serial link receiver를 제안하였다. 낮은 전력소모로 넓은 대역폭의 데이터를 받아들이기 위해 하나의 symbol 당 2개의 bit를 전송할 수 있는 4-level pulse amplitude modulation을 사용하였다. 낮은 전원 전압에서도 높은 SNR (signal-to-noise)를 얻기 위해 rail-to-rail 4-PAM signaling을 사용하였다. Rail-to-rail 4-PAM 입력 신호를 제대로 수신하기위해 receiver는 새로 제안한 rail-to-rail comparator를 적용하였다. 제안된 4-PAM 수신기d는 0.18 ㎛ CMOS technology를 통해 제작되었고, 1.6 Gb/s의 data rate를 가진다. 측정된 4-PAM receiver는 1.8 V의 power supply 에서 6.94 mW 만을 소모하고 패드를 제외한 layout 면적은 190 ? 90 ㎛2 이다.

more