A ΔΣ ADC Using 4-bit Synchronous SAR Type Quantizer for Audio Applications
- 발행기관 서강대학교 일반대학원
- 지도교수 안길초
- 발행년도 2012
- 학위수여년월 2012. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000047109
- 본문언어 한국어
- 저작권 서강대학교 논문은 저작원 보호를 받습니다.
초록/요약
본 논문에서는 2차의 오디오용 델타-시그마 A/D 변환기 (analog-to-digital converter : ADC)를 제안한다. 제안하는 A/D 변환기는 선형성과 잡음 성능을 향상시키기 위해서 2차의 feed-forward 구조와 4-비트의 양자화기를 사용하였다. 양자화기로 사용한 4-비트 동기식 SAR (successive-approximation) A/D 변환기는 가산 동작을 함께 수행하여 가산 증폭기를 제거함으로써 전력 소모를 감소시켰다. 피드백 D/A 변환기 (digital-to-analog converter : DAC) 커패시터의 부정합에 의한 왜곡을 감소시키기 위해서 트리 구조의 DEM (dynamic element matching) 기법을 사용하였다. 제안된 델타-시그마 A/D 변환기 시제품은 45 nm CMOS 공정으로 제작되었다. 밴드갭 레퍼런스를 포함하여 총 0.287 mm2의 면적을 차지하며 24 kHz의 신호 대역폭에서 94 dB의 DR (dynamic range)을 달성하였고, 3.3 V 전원 전압에서 8.2 mW의 전력을 소모 한다.
more초록/요약
This paper presents a second-order delta-sigma modulator for audio applications. It uses feed-forward architecture and 4-bit quantizer to enhance linearity and noise performance. A 4-bit synchronous successive approximation (SAR) analog-to-digital converter (ADC) with summing operation is implemented to reduce power consumption by eliminating the active summing amplifier. In order to reduce the distortion resulted from the capacitor mismatch of the feedback digital-to-analog converter (DAC), a tree-structured dynamic element matching (DEM) is employed. The prototype delta-sigma ADC implemented in a 45 nm CMOS process occupies 0.287 mm2 with bandgap reference and achieves a dynamic range (DR) of 94.0 dB for 24 kHz signal bandwidth, while consuming 8.2 mW with 3.3 V supply.
more