다이나믹 바이어스 기술을 이용한 1.2 V 54.4 μW 71.8 dB 델타-시그마 A/D 변환기
A 1.2 V 54.4 μW 71.8 dB ΔΣ ADC with dynamic biasing
- 주제(키워드) ΔΣ ADC , dynamic biasing , delta sigma , 델타-시그마 , A/D 변환기 , 다이나믹 바이어스
- 발행기관 서강대학교 일반대학원
- 지도교수 안길초
- 발행년도 2011
- 학위수여년월 2011. 8
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000046816
- 본문언어 한국어
- 저작권 서강대학교의 논문은 저작권보호를 받습니다.
초록/요약
본 논문에서는 다이나믹 바이어스 기술을 이용한 델타-시그마 A/D 변환기 (Analog-to-Digital Converter : ADC)를 제안한다. 다이나믹 바이어스 기술은 전력 효율을 높이기 위해서 증폭기 바이어스 전류의 일부분을 두 개의 적분기가 클록 위상에 따라 공유하는 회로 설계 기술이다. 이 방식을 적용하여 델타-시그마 A/D 변환기의 적분기에서 사용하는 전체 전류를 25 % 만큼 줄였다. 제작된 델타-시그마 A/D 변환기의 시제품은 1 kHz와 5 kHz의 신호 대역폭에서 각각 최대 71.8 dB, 67.8 dB의 SNDR 성능을 나타내었으며 1.2 V 의 전원전압에서 1.28 MHz 클록 주파수를 사용하여 54.4 μW 의 전력을 소모하였다. 시제품 A/D 변환기는 0.13 μm CMOS 공정을 사용하여 제작되었으며 0.16 ㎟의 면적을 차지한다.
more초록/요약
A delta-sigma analog-to-digital converter (ADC) with dynamic biasing technique is proposed.To increase the power efficiency, partial portion of the opamp bias current is switched between two integrators according to clock phases. Total current of the integrators in the proposed the delta-sigma ADC is reduced by 25 % using the proposed technique. The modulator achieves 71.8 dB, 67.8 dB peak SNDR over 1 kHz, 5 kHz signal bandwidth respectively.The total power consumption of the modulator is 54.4 μW at 1.28 MHz clock frequency with 1.2 V supply voltage. The prototype ADC occupies 0.16 ㎟ using a 0.13 μm CMOS technology
more