ATSC DTV 시스템에서 DFE를 이용한 효율적인 등화 기법에 관한 연구
A Study on Efficient DFE Algorithm for ATSC DTV System
- 발행기관 서강대학교 일반대학원 전자공학과
- 지도교수 김영록
- 발행년도 2011
- 학위수여년월 2011. 2
- 학위명 석사
- 학과 및 전공 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000046423
- 저작권 서강대학교의 논문은 저작권 보호를 받습니다.
초록/요약
본 논문에서는 ATSC DTV 수신 시스템의 decision feedback equalizer(DFE)에 사용하고 있는 필터 계수 갱신 알고리즘과 DFE의 출력 값을 수신 심볼로 결정하는 판별기에 대해 새로운 방식을 제안하고 기존의 방식과 성능 및 연산량을 비교 분석 하였다. 기존의 필터 계수 갱신 알고리즘은 고정 된 스텝 크기를 이용하여 필터 계수를 갱신하는 반면 본 논문에서는 채널 상태에 따라 스텝 크기를 선택적으로 적용하는 방식을 제안한다. 제안된 방식은 기존 방식에 비해 연산량은 최소화 하면서 성능 향상을 최대화 할 수 있는 특징을 가졌다. 모의 실험 결과 ATTC에서 제공하는 채널 환경에서 제안하는 방식이 기존 방식에 비해 평균 0.5dB 성능 향상이 있었고 3%의 비교적 적은 연산량 증가가 있었다. 또한 4개의 결과 심볼을 이용하여 송신 심볼을 결정하는 기존의 판별기에서 3개의 결과 심볼만 이용하여 송신 심볼을 결정하는 판별기를 제안하였다. 기존의 방식과 제안하는 방식을 각각 VHDL로 구현하여 하드웨어 크기 및 성능을 비교하였다. 비교 결과 기존 방법 대비 하드웨어 크기는 18%의 절감 효과가 있었고 성능 열화는 발생하지 않았다.
more초록/요약
This paper presents decision feedback equalization algorithms for 8 VSB based DTV receiver and slicer which searches for the symbol closest to the equalizer output. In this paper, we performed computer simulations to verify the computational complexity and performance of proposed method for ATSC DTV receivers. The conventional decision feedback equalization algorithms are updated filter coefficient by fixed step size. To reduce computational complexity and improve performance gain, we propose adaptive step size algorithm which can vary step size to the channel condition. The advantage of proposed algorithm is minimal computational complexity increment but with maximum performance gain. Simulation results shows that proposed algorithm has 0.5 dB performance gain but 3.3% more computational complexity. Also, we propose reduced computational complexity slicer which uses only 3 branch output symbols. Compared conventional slicer which uses 4 branch output symbols, these two slicers are implemented by using VHDl. The results show that proposed slicer has 18% less hardware size but same performance gain.
more