A Multi-Gbps Serial Link 10-PAM Receiver in 0.18㎛ CMOS Technology
- 주제(키워드) 10-PAM , receiver
- 발행기관 서강대학교 대학원
- 지도교수 범진욱
- 발행년도 2010
- 학위수여년월 2010. 2
- 학위명 석사
- 학과 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000045690
- 본문언어 한국어
- 저작권 서강대학교의 논문은 저작권에 의해 보호받습니다
초록/요약
본 논문은 10-level pulse amplitude modulation (PAM) receiver를 이용한 multi Gb/s data rate을 갖는 chip to chip communication에 관해 기술하였다. 한 개의 symbol에 4bit data를 전송하기 위해서는 16 level pulse amplitude가 필요하다. 그러나 16-PAM transceiver는 eye opening이 작기 때문에 receiver에서 signal을 수신할 때 많은 에러가 발생한다. 따라서 본 논문에서는 4bit data를 전송하는데 10-level을 사용함으로써 eye opening을 증가시켰다. Common mode level signal과 differential mode signal을 이용하여 10-PAM receiver가 설계되었다. 10-PAM receiver는 Magnachip/Hynix 0.18-µm 6 metal CMOS 공정으로 구현되었으며 측정결과 최대 3.2 Gb/s의 data rate을 갖는다. 1.8V supply voltage에서 93mW의 전력을 소모하였고 receiver on-wafer size는 1.0 × 1.3 ㎟ 이다.
more초록/요약
A multi Gb/s 10-level pulse amplitude modulation (PAM) receiver for chip to chip communication is proposed. To transmitting 4 bit in each symbol time, a conventional method requires 16-level pulse amplitude. However 16-PAM transceiver is difficult to implement because low eye-opening result in many problems when receiver receives the signals. This work propose 10-level signal to increase the eye-openings. Using the common mode signal combined with differential mode signal, the 10-PAM receiver is sufficient to transmit 4 bits per symbol. The 10-PAM receiver is designed in Magnachip/Hynix 0.18-µm 6 metal CMOS technology and achieves 3.2 Gb/s. The measured power consumption is 93mW from 1.8-V supply. The active chip area is 1.0 × 1.3 ㎟.
more