A 12b 60MS/s 1.09mm2 26.5mW 0.18um CMOS ADC with a Variable Gain Amplifier
- 주제(키워드) ADC , AFE , pipeline , telescopic amplifier , VGA
- 발행기관 서강대학교 일반대학원
- 지도교수 이승훈
- 발행년도 2010
- 학위수여년월 2010. 2
- 학위명 석사
- 학과 일반대학원 전자공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000045661
- 본문언어 한국어
- 저작권 서강대학교의 논문은 저작권에 의해 보호받습니다
초록/요약
본 논문에서는 의료용 초음파, CCD 이미지 센서와 같은 고화질 영상 시스템의 아날로그 프런트 엔드 응용을 위한 12비트 60MS/s 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 다양한 영상시스템 응용을 위하여 입력 단에 가변 이득 조절 기능을 포함하는 동시에 높은 신호처리 속도와 고해상도 구현을 위해 4단 파이프라인 구조를 사용하여 전력 소모와 면적을 최적화하였다. 입력 단 VGA는 스위치드 커패시터 기법을 기반으로 샘플 및 홀드 기능과 가변 이득 증폭 기능을 포함하고 있으며, 입력 신호를 선택한 이득에 따라 증폭하여 출력한다. 입력 단의 이득은 4비트의 디지털 제어 신호를 사용하여 -3dB에서 0dB의 이득을 0.2dB의 간격으로 16단계로 조절이 가능하도록 하였다. 제작된 ADC는 두 가지 버전이며, 각각 입력 단 VGA에 커패시터 조합 기법 및 병합 커패시터 기반의 로그함수 근사방식을 적용하였다. 전체 ADC의 전력 소모 중에서 많은 비중을 갖는 MDAC의 증폭기는 높은 전압 이득과 낮은 전력소모를 위하여 telescopic 증폭기를 2단으로 구성하였으며, 본 논문에서는 고속 telescopic 증폭기를 위해 낮은 전원 전압에서도 공정에 덜 민감한 바이어스 기법을 제안한다. 설계된 ADC는 1.7V의 전원 전압에서 60MS/s의 동작 속도로 모의 실험하였으며, 26.5mW의 전력을 소모한다. 전체 ADC의 레이아웃은 0.18um 1P6M CMOS 공정을 사용하여 제작되었으며 전체 칩 면적은 1.09mm2이다.
more초록/요약
This paper proposes a 12b 60MS/s 0.18um CMOS ADC for analog front-end applications of high-definition video systems such as medical ultrasound and CCD image sensor. The proposed ADC employs a four-step pipeline architecture to optimize power consumption and chip area at the required resolution and sampling rate while the front-end VGA based on the switched-capacitor architecture contains both the sample-and-hold and the variable gain amplifying functions to reduce power consumption and chip area. The required gain of the VGA is controlled between -3dB and 0dB at a scale of 0.2dB with 4-bit digital control codes. The proposed ADC is designed with two versions of VGA. The Version1 VGA is based on a capacitor-segment combination while the Version2 VGA is based on an approximated log function with merged capacitors. The power-consuming amplifier of the MDAC is designed with a two-stage telescopic amplifier to minimize the power consumption with a high DC gain. The proposed bias circuit for the high speed telescopic amplifier is employed to minimize the effect caused by process variation at low power supply. The proposed ADC is designed and simulated with a 1.7V power supply at a 60MS/s sampling rate and consumes 26.5mW. The proposed ADC laid out with a 0.18um 1P6M CMOS process occupies an active die area of 1.09mm2.
more