GMR 규격을 위한 IRA 코드 복호기 설계
A Design of An IRA Code Decoder for GMR Specification
- 주제(키워드) LDPC
- 발행기관 서강대학교 컴퓨터공학과 대학원
- 지도교수 임종석
- 발행년도 2009
- 학위수여년월 2009. 8
- 학위명 석사
- 학과 일반대학원 컴퓨터공학과
- 실제URI http://www.dcollection.net/handler/sogang/000000045551
- 본문언어 한국어
- 저작권 서강대학교의 논문은 저작권에 의해 보호받습니다
초록/요약
ETSI의 DVB-S2와 GMR 규격의 에러정정코드로 채택된 IRA 코드는 LDPC 코드의 한 종류로서 부호화가 단순하면서도 일반적인 LDPC코드에 비해 성능저하가 없는 장점을 가진다[4]. 본 논문은 GMR 규격의 모든 타입과 부호율에 대해서 동작하는 GMR IRA 코드 복호기 설계를 기술한다. 설계한 복호기는 이중 버퍼링 구조를 가지며 87개의 복호 모듈을 사용하여 복호계산을 부분적으로 병렬처리한다. 복호기는 복호가 성공하면 정해진 반복회수에 도달하지 않더라도 복호를 종료하는 early termination 기법을 적용하여 설계한다. 적용한 early termination 기법은 LDPC 코드 성질()을 이용해서 복호가 성공했는지 검사하며 GMR규격 IRA 코드 성질을 이용해서 검사를 위한 추가적인 계산시간을 필요로 하지 않는다. 또 복호기에 포함된 Permutation Network는 입력개수가 변하는 경우에도 rotate 연산이 가능하며 LUT는 복호 계산에 사용하는 함수의 특성을 이용해서 면적을 줄인다. 제안하는 복호기는 GMR IRA 코드의 모든 타입과 부호율에 대해서 복호가 가능하며 early termination을 적용할 경우 PNB2(5.3)의 부호율 1/2인 경우 Eb/N0가 2.5dB일 때 72% 속도 향상을 보였다. 복호기는 VHDL로 구현되었고 Synplify Pro 8.5 및 Xilinx ISE 8.2i에서 합성되었다. 설계한 복호기는 xc4vlx200-11ff1513 장치에서 89,0888개의 slice 중 35,122개의 slice를 사용하며 45MHz의 동작 주파수에서 동작한다.
more