검색 상세

메모리 시스템을 위한 저 전력 리드-솔로몬 오류 정정 회로의 VLSI 구현

VLSI Implementation of Low Power Reed-Solomon Error Correction Circuits for Memory Systems

초록/요약

Error correction code(ECC) circuits apply to the memory circuits to solve temporary and scattered soft faults of the mass data processing of portable devices and the large-scale integrated circuits which are influenced by the conditions of low voltage and power consumption. However, ECC circuits are in need of excessive power dissipation inside the memory circuits. Power dissipation increases with the error correction capability because decoding computation processes and register cells increases continuously. Therefore, ECC circuits with minimum error correction capability that guarantee the error rate within 10-15 are needed for a stable operation of memory and low power. This paper studies the optimal working area and power dissipation of (255, k) Reed-Solomon(RS) code fabricated with Samsung 0.35µm standard CMOS cell processes. As a result, (255, 247) RS codes can operate reliably in memory systems because the error rate corrects up to the number of symbol errors(t=4) and shows the low power dissipation of 28.07mW.

more

초록/요약

휴대용 무선기기의 대용량 처리와 저 소비전력 및 저전압 동작조건에 의한 고집적 메모리 회로에서 일시적이고 산발적으로 발생하는 soft fault를 해결하기 위하여 오류 정정 부호(Error Correction Code)회로가 메모리회로 내부에 적용되고 있다. 그러나 오류 정정 부호 회로는 메모리회로 외에 추가의 전력소모를 요구하고 있다. 또한 오류 정정 능력이 증가 할수록 복호 계산의 증가와 레지스터 등의 cell들이 증가하여 전력소모가 증가한다. 따라서 저 전력 동작과 메모리의 안정적인 동작을 위하여 10-15이하의 오율(error rate)을 확보한 최소한의 오류 수정 능력을 갖는 오류 정정 부호가 필요하다. 본 논문에서는 (255, k) 리드-솔로몬 부호를 삼성 0.35μm 표준 CMOS 공정을 이용하여 칩 레이아웃을 제작함으로써 면적 및 전력소모의 최적화를 고찰하였다. 그 결과 4개의 심벌을 수정할 수 있는 (255, 247) 리드-솔로몬 부호의 오율이 1.7×10-17로써 메모리의 안정적인 동작이 가능하고 전력 소모가 28.07mW로써 저 전력 오류 정정 부호 회로가 적용될 수 있음을 볼 수 있다.

more

목차

제 1 장 서론 = 1
제 2 장 이론 = 3
제 1 절 리드-솔로몬 부호의 이론 = 3
1. Galois Field = 5
2. 리드-솔로몬 부호의 부호기 = 7
3. 리드-솔로몬 부호의 복호기 = 8
제 2 절 리드-솔로몬 부호의 구조 = 16
1. 리드-솔로몬 부호의 부호기 구조 = 16
2. 리드-솔로몬 부호의 복호기 구조 = 18
제 3 절 메모리 회로에서의 오류 정정 부호 = 24
제 3 장 저 전력을 위한 리드-솔로몬 부호 = 26
제 4 장 CMOS회로의 전력소모 = 29
제 5 장 리드-솔로몬 부호의 구현 = 30
제 1 절 FPGA 구현 = 30
제 2 절 삼성 표준 CMOS 공정을 이용한 VLSI 구현 = 35
1. 삼성 0.35μm CMOS 표준 공정 = 35
2. 삼성 0.18μm CMOS 표준 공정 = 37
3. Post layout simulation = 39
제 6 장 리드-솔로몬 부호의 전력 분석 = 41
제 7 장 해밍 부호와 리드-솔로몬 부호의 비교 = 48
제 8 장 결론 = 50
참고문헌 = 51
표차례
표 2-1 Galois Field = 6
표 3-1 (255, k) 리드-솔로몬 부호의 오율 = 28
표 5-1 0.35μm 공정으로 제작한 리드-솔로몬 부호의 Place & Route summary = 35
표 5-2 0.18μm 공정으로 제작한 리드-솔로몬 부호의 Place & Route summary = 37
표 6-1 (255, k) 리드-솔로몬 부호의 core size와 전력소모 = 42
표 6-2 (255, k) 리드-솔로몬 부호의 instance, net, 게이트 개수 = 43
표 6-3 (255, 247) 리드-솔로몬 부호의 각각의 module에서의 게이트 수와 전력소모, 게이트 개수 = 46
표 7-1 해밍 부호와 리드-솔로몬 부호의 비교 = 49

more