높은 throughput 성능을 갖는 DVB-S2 LDPC 복호기 구현
Design of a High-Throughput LDPC Decoder for DVB-S2
- 주제(키워드) LDPC Decoder , DVB-S2
- 발행기관 서강대학교 일반대학원
- 지도교수 황선영
- 발행년도 2009
- 학위수여년월 2009. 2
- 학위명 석사
- 실제URI http://www.dcollection.net/handler/sogang/000000044876
- 본문언어 한국어
초록/요약
본 논문은 광대역 위성 서비스를 위한 유럽 전기통신 표준화기구의 2세대 표준인 DVB-S2에서 사용하는 LDPC 부호의 throughput을 증가시키기 위한 새로운 복호기 구조를 제안한다. 제안한 구조는 IRA 구조의 LDPC 부호가 가지는 특징을 이용해 360 개의 비트노드와 체크노드를 각각 클러스터링 한다. 노드 그룹을 구현한 연산모듈은 각각 로컬 메모리를 가지고 있고, 전달받은 메시지는 자신의 로컬 메모리에서만 읽는다. 제안한 구조는 셔플링 네트워크를 이용해 에지로 연결된 노드 그룹의 로컬 메모리에 메시지를 저장함으로써 메모리 충돌이 없고 순차적인 메모리 접근이 가능하여 복호기의 throughput이 증가한다. 제안한 DVB-S2 LDPC 복호기 구조는 TSMC 90 nm 공정으로 합성하였고 F. Kienle과 J. Dielissen이 각각 제안한 기존의 구조보다 throughput이 각각 101%, 469% 증가하였다.
more초록/요약
This paper proposes a novel LDPC decoder architecture to improve throughput for DVB-S2, a second generation standard of ETSI for satellite broad-band applications. The proposed architecture clusters 360 bitnodes and checknodes into groups utilizing the property of IRA-LDPC code. Functional modules which perform calculations for bitnode groups and checknode groups have local memories and store the messages at local memories of functional modules connected by edges . The proposed architecture can avoid memory conflicts and access stored messages sequentially, hence, increases throughput in the proposed DVB-S2 LDPC decoder architecture. The proposed architecture was synthesized using the TSMC 90 nm technology. Synthesis results show that throughput of the proposed architecture is improved by 101% and 469%, respectively, when compared with those of the architectures proposed by F. Kienle and J. Dielissen.
more목차
제 1 장 서론 = 1
제 2 장 관련 연구 = 4
제 1 절 LDPC 부호 = 4
1.1 LDPC 부호의 개요 = 4
1.2 LDPC 부호의 복호 알고리듬 = 8
제 2 절 DVB-S2 LDPC 부호 = 11
2.1 DVB-S2 LDPC 부호화 과정 = 11
2.2 DVB-S2 LDPC 부호의 H 행렬 = 13
제 3 절 LDPC 복호기 구조 = 15
3.1 LDPC 복호기 구조의 분류 = 15
3.2 기존의 DVB-S2 LDPC 복호기 구조 = 18
제 3 장 제안한 복호기 구조 = 20
제 1 절 노드 그룹 = 20
1.1 노드 클러스터링 = 20
1.2 연산모듈 = 24
제 2 절 메모리 구조 = 27
2.1 로컬 메모리 구조 = 27
2.2 셔플링 네트워크 = 31
제 3 절 제안한 복호기 구조 = 32
3.1 블록 다이어그램 = 32
3.2 컨트롤러의 상태 다이어그램 = 34
제 4 장 실험 결과 = 36
제 1 절 Throughput = 36
제 2 절 면적 = 38
제 3 절 성능 비교 = 40
제 5 장 결론 및 추후과제 = 43
참고문헌 = 44
그림목차
그림 2-1. (7,4) 해밍 부호 = 6
그림 2-2. (7,4) 해밍 부호의 Tanner 그래프 = 6
그림 2-3. DVB-S2 LDPC 부호의 패리티 검사 행렬 = 14
그림 2-4. DVB-S2 LDPC 부호의 Tanner 그래프 = 14
그림 2-5. 직렬 복호기 구조의 블록 다이어그램 = 16
그림 2-6. 병렬 복호기 구조의 블록 다이어그램 = 17
그림 3-1. 노드 클러스터링 결과 = 23
그림 3-2. 비트노드 연산모듈 = 25
그림 3-3. 체크노드 연산모듈 = 26
그림 3-4. 노드 그룹의 Tanner 그래프 = 28
그림 3-5. 메모리 접근 패턴 = 30
그림 3-6. 제안한 복호기 구조의 블록 다이어그램 = 33
그림 3-7. 제안한 복호기 구조의 컨트롤러 상태 다이어그램 = 35
그림 4-1. 기존 복호기 구조와 제안한 복호기 구조의 성능 = 40
그림 4-2. 기존 복호기 구조와 제안한 복호기 구조의 성능 비교 = 42
표목차
표 4-1. 기존 복호기 구조와 제안한 복호기 구조의 throughput = 37
표 4-2. 기존 복호기 구조와 제안한 복호기 구조의 면적 = 39
