멀티미디어 응용을 위한 저전력, 저면적 NoC 시스템 설계에 관한 연구
Design of an Area-Efficient and Low-Power NoC Architecture for Multimedia Applications
- 주제(키워드) Network on Chip , Hybrid network topology , Low-power algorithm , Job distribution
- 발행기관 서강대학교 일반대학원
- 지도교수 황선영
- 발행년도 2009
- 학위수여년월 2009. 2
- 학위명 박사
- 실제URI http://www.dcollection.net/handler/sogang/000000044808
- 본문언어 한국어
초록/요약
This thesis proposes a novel hybrid Network-on-a-Chip(NoC) structure and a dynamic job distribution algorithm which can reduce chip area and power consumption by reducing packet drop rate for various multimedia applications. Also this thesis proposes a hierarchical central routing NoC architecture to tackle scalability problems of circuit-switching NoC systems. The proposed hybrid NoC adopts different network structures between sub-clusters. Network structure is determined by profiling application program so that packet drop rate can be minimized. The proposed job distribution algorithm assigns every job to the sub-cluster where packet drop rate can be minimized for each multimedia application program. The proposed hierarchical central routing NoC has 4x4x4 mesh-type NoC architecture based on circuit switching, which is capable of processing GT(Guaranteed Throughput) signals requiring high throughput. The proposed scheme targets multimedia applications frequently used in modern embedded systems, such as Moving Picture Experts Group 4 Visual Part 2(MPEG4) and MPEG-1 Audio Layer 3(MP3) decoders, Global Positioning Systems(GPS), and Orthogonal Frequency-Division Multiplexing(OFDM) demodulators. Experimental results show that packet drop rate was reduced by 31.6 % on the average, when compared to complex network structure topologies consisting of sub-clusters of the same topology. Chip area and power consumption were reduced by 16.0 % and 34.0%, respectively. The proposed hierarchical central routing NoC shows reduction in area by 50.2 % and in power consumption by 57.4 % compared with the conventional NoC architecture based on circuit switching. The fact that up to 64 cores (4x4x4 mesh type) can be integrated in the proposed architecture without performance decreasing compared with 4x4 central routing NoC, resolves low scalability problem of central routing.
more초록/요약
본 논문에서는 여러 멀티미디어 응용에 대해 패킷 드롭을 최소화하여 시스템의 면적과 소모 전력을 감소시키기 위한 Hybrid NoC 구조와 동적 job 분배 알고리듬을 제안한다. 또한 코어 확장성을 증가시키기 위하여 군집화를 통한 hierarchical 중앙 라우팅 네트워크 시스템을 제안한다. 제안된 NoC 시스템은 수행될 각각의 응용에 대해 패킷 드롭이 최소화 될 수 있는 네트워크 구조를 찾아내어 sub-cluster 들을 구성한다. 제안된 job 할당 알고리듬은 각각의 멀티미디어 응용에 대해 패킷 드롭이 최소화 되는 구조를 가진 subcluster로 job을 할당한다. 제안된 hierarchical 중앙 라우팅 NoC 시스템은 높은 throughput 을 요구하는 GT 신호 처리가 가능한 서킷 스위칭 기반의 4x4x4 메쉬 구조를 갖는다. 제안된 시스템의 성능을 검증하기 위해 임베디드 시스템에서 사용되는 멀티미디어 application 중 MPEG4 동영상 재생, MP3 음성 재생, GPS 위치 계산, OFDM 복조를 대상으로 실험하였다. 실험결과 제안된 NoC 시스템은 sub-cluster 가 모도 동일한 구조를 가진 복합 구조 네트워크 토폴로지 시스템에 비해 패킷 drop 율이 평균 31.6% 감소하였다. 시스템 면적과 전력 소모 는 각각 16.0%, 34.0% 감소함을 확인하였다. 또한 제안된 hierarchical 중앙 라우팅 NoC 시스템은 기존의 서킷 스위칭 기반의 NoC 에 비해 40.8 % 의 면적 감소와 57.4 % 의 전력 소모량 감소를 보였다. 64개 코어까지 집적하여 4x4 구조의 중앙 라우팅에 대해 latency 감소가 매우 적은 것을 확인함으로써 서킷 스위칭 기반의 중앙 라우팅 NoC 시스템의 확장성이 증가되었음을 확인하였다.
more목차
제１장 서론 = 1
제２장 이론적 배경 = 8
제1절 Network-on-a-Chip = 8
제2절 NoC 시스템의 네트워크 토폴로지 = 10
2.1 단순 구조 토폴로지 = 10
2.2 복합 구조 토폴로지 = 12
제3절 기존의 패킷 폐기율 감소 연구 = 15
제4절 멀티미디어 응용에 효율적인 네트워크 토폴로지 탐색 = 21
제5절 서킷 스위칭 기반의 중앙 라우팅 NoC = 24
제３장 응용에 최적화된 토폴로지 탐색 = 28
제1절 단순 구조 토폴로지의 패킷 폐기율 = 28
제2절 복합 구조 토폴로지의 패킷 폐기율 = 33
제４장 제안된 알고리듬 = 36
제1절 하이브리드 네트워크 토폴로지 = 36
제2절 동적 Job 분배 알고리듬 = 39
제3절 Hierarchical 중앙 라우팅 NoC 시스템 = 42
3.1 제안된 hierarchical 중앙 라우팅 NoC 시스템의 구조 = 42
3.2 중앙 라우터 구조 = 45
3.3 스위치 구조와 네트워크 인터페이스 = 48
3.4 제안된 hierarchical 중앙 라우팅 NoC 시스템의 특징 = 52
제５장 실험 결과 = 54
제1절 실험 환경 = 54
제2절 하이브리드 구조의 패킷 폐기율 감소 = 56
제3절 Job 분배 알고리듬 적용 후 구조의 패킷 폐기율 감소 = 58
제4절 면적 비교 = 61
제5절 전력 소모량 비교 = 63
제6절 확장성 개선을 위한 hierarchical 중앙 라우팅 NoC 시스템 = 64
6.1 면적 비교 = 64
6.2 전력 소모량 비교 = 65
6.3 시스템 확장성 = 67
제６장 결론 및 향후 연구 과제 = 72
참고문헌 = 75
그림목차
그림 1. 단순 구조 네트워크 토폴로지 = 11
그림 2. 복합 구조 네트워크 토폴로지 = 13
그림 3. 무한 교착 상태의 예 = 16
그림 4. 교착 상태의 전형적인 예 = 17
그림 5. VOPD 의 매핑 예제 = 23
그림 6. MP3 코어 매핑과 토폴로지별 성능 비교 = 31
그림 7. 단순 구조에서 응용에 대한 패킷 폐기율 = 32
그림 8. 복합 구조에서 응용에 대한 패킷 폐기율 = 35
그림 9. 제안된 하이브리드 토폴로지 NoC 구조 = 38
그림 10. 중앙 라우팅 방식의 NoC 시스템 = 44
그림 11. 제안된 hierarchical 중앙 라우팅 NoC 시스템 = 45
그림 12. 중앙 라우터의 구조 = 47
그림 13. 5 x 5 크로스바 스위치 = 48
그림 14. 데이터 전송 과정 = 51
그림 15. 기존 복합구조 토폴로지에서 버퍼 사이즈에 대한 패킷 폐기율 = 62
그림 16. 스위치의 전력 소모량 비교 = 67
그림 17. Hop 수에 따른 선로 연결 연산 시간 비교 = 69
그림 18. 코어 증가에 따른 latency 증가 비교 = 71
표목차
표 1. Job 분배 알고리듬 = 40
표 2. 제안된 토폴로지와 기존 토폴로지의 패킷 폐기율 (%) = 57
표 3. Job 분배 알고리듬이 적용된 하이브리드 구조의 패킷 폐기율 (%) = 59
표 4. 제안된 토폴로지와 기존 토폴로지의 패킷 폐기 증감율 (%) = 60
표 5. NoC 시스템의 면적 비교 = 62
표 6. NoC 시스템의 전력 소모량 비교 = 63
표 7. 스위치 간의 면적 비교 = 65
