IEEE 802.11a를 위한 주파수 대역 제어 Phase Locked Loop의 설계 및 구현 : Design and Implementation of Selective Frequency Band Phase Locked Loop for IEEE802.11a
- 발행기관 서강대학교 대학원
- 지도교수 범진욱
- 발행년도 2008
- 학위수여년월 2008. 2
- 학위명 석사
- 학과 및 전공 전자공학
- 식별자(기타) 000000107813
- 본문언어 한국어
목차
본 논문은 IEEE 802.11a의 두 개 주파수 대역에 맞는 주파수 합성기를 제안한다. 설계된 주파수 합성기는 fractional-N 구조의 Phase Locked Loop를 사용하고 있으며 sub-harmonic mixer 구조의 송신 시스템에 적합하도록 IEEE 802.11a의 절반 주파수를 출력한다. 두 주파수 대역은 각각 2.575GHz ~ 2.675GHz와 2.8625GHz ~ 2.9125GHz이며, 이를 선택적으로 사용하기 위해 VCO에 switched capacitance를 추가하였고 feedback path에 15/17 frequency divider를 추가하였다. 그 결과 500MHz 이상의 주파수 범위에서 2.5MHz의 작은 해상도를 갖게 되었으며, VCO의 locking으로 10MHz 안에서 10dBc/Hz 이상의 phase noise 향상을 측정할 수 있었다. 테스트 패턴은 UMC사 0.18㎛ CMOS 공정을 사용하였으며, 측정은 on-wafer로 진행되었다.
목차
This thesis proposes a frequency synthesizer with two frequency bands of IEEE 802.11a. The frequency synthesizer adopts fractional-N phase locked loop structure and generates the half frequency of IEEE 802.11a for a sub-harmonic mixer system. The two frequency bands are 2.58GHz～2.67 GHz and 2.8675GHz～2.9075GHz. To select the frequency band, PLL adds switched capacitors to VCO and a 15/17 frequency divider at end of the feedback path, which results small resolution of 2.5MHz in 500MHz frequency range and improves phase noise more than 10dBc/Hz at 10MHz offset. A test pattern was fabricated in UMC 0.18㎛ RF CMOS process. The measurement was performed on-wafer.
