적은 면적과 저전력 소모로 구현 가능한 서킷 스위칭 기반의 NoC 아키텍춰의 설계 : Design of an Area-efficient and Low-power NoC Architecture Based on Circuit Switching
- 발행기관 서강대학교 대학원
- 지도교수 황선영
- 발행년도 2008
- 학위수여년월 2008. 2
- 학위명 석사
- 학과 및 전공 전자공학
- 식별자(기타) 000000107709
- 본문언어 한국어
목차
NoC 아키텍처는 IP 간의 다양한 통신 제약 조건을 만족시키는 통신 환경을 제공하여 멀티미디어 데이터를 처리하는 real-time 시스템이 요구하는 GT(Guaranteed Throughput) 신호에 대한 지원이 필수적이다. 한편, 임베디드 시스템에 사용하기 위해 저면적, 저전력 설계가 요구된다. 패킷 스위칭 기반의 시스템에서는 GT 신호 지원을 위한 부가적인 회로로 인해 높은 throughput을 가지면서 저면적, 저전력 설계 제약 조건을 만족시키기 어렵다. 본 논문에서는 높은 throughput을 요구하는 GT 신호의 효율적인 처리가 가능하며 저면적, 저전력 설계 제한 요건을 충족시키는 서킷 스위치 기반의 메쉬 타입 NoC 아키텍처를 제안한다. 제안한 NoC 아키텍처는 기존 서킷 스위칭 기반의 NoC 아키텍처에 비해 52.6 %의 면적 감소와 59.7 %의 전력 소모 감소를 나타내고, 패킷 스위칭 기반의NoC 아키텍처에 비해 74.2 %의 면적 감소와 87.8 %의 전력 소모 감소를 나타내었다.
목차
It is highly desirable that NoC architectures provide with capabilities to satisfy various communication requirements and constraints, and to process GT(Guaranteed Throughput) signals in real-time systems for multimedia processing. For an NoC architecture to be used in embedded systems, it must be implemented in small area with low power consumption. With an NoC architecture based on packet switching, it is very difficult to achieve both high throughput to support GT signals and small- area, low-power implementation, due to increased circuit complexity for packet data queuing and packet control. This paper proposes a mesh-type NoC architecture based on circuit switching. The architecture has high throughput for efficient processing of GT signals and can be implemented in small area with low-power consumption. Experimental results show that area and power reductions are 52.6 % and 59.7 %, respectively, when compared to previous NoC architecture based on circuit switching. These figures amount to 74.2 % and 87.8 %, respectively, when compared to previous NoC architecture based on packet switching.
