A 500 MHz Fast Locking Frequency Synthesizer with an Auto-calibration Loop
- 발행기관 서강대학교 대학원
- 지도교수 범진욱
- 발행년도 2008
- 학위수여년월 2008. 2
- 학위명 석사
- 학과 및 전공 전자공학
- 식별자(기타) 000000107484
- 본문언어 영어
목차
A programmable phase-locked-loop (PLL) based frequency synthesizer, capable of automatically adjusting the control voltage, VCONT of the voltage controlled oscillator (VCO) to an optimum value, is described. In fully integrated PLLs, the VCO output frequency should be tunable over a wide range of frequencies, covering the desired range of the synthesizer output frequencies, for all processing variations and operating conditions. A wide tuning range realized by making the VCO gain large has the unwanted effect of increasing the phase noise at the output of the VCO, and hence at the PLL as well. In this work, the wide tuning range was realized by digital and continuous (analog) controls, with process variability managed through auto-calibration. The PLL is only required to pull the oscillator output frequency to account for the digital quantization, and temperature variations with some margin. This allows the VCO gain to be small, with better noise performance resulting. The proposed frequency synthesizer with an auto-calibration loop was designed to achieve fast lock time. This PLL-based frequency synthesizer was implemented for licence-free industrial, scientific and medical (IMS) radio band operations. Its flexibility and unique level of integration make it usable for any system related to many applications such as telemetry, remote controls, alarms, radio modems, automatic meter reading, hand held terminals, high-tech toys, etc. It achieved a phase noise of -123 dBc/Hz at 1 MHz offset frequency. The PLL output tuning range was 30.7 % from 485 MHz to 700 MHz. Based on the measurement results, the calculated lock time of the proposed frequency synthesizer was 166 ㎲ at ζ = 0.5 (some overshoot). It consumed 16 ㎃ at 2.5 V supply. This frequency synthesizer was fabricated on a 0.25 ㎛ CMOS technology. The size of our works adding some test patterns was 3.0 × 1.6 ㎜2.
목차
본 논문에서는 프로그램 가능한 위상 고정 루프 (PLL ; phase-locked loop) 기반의 광대역 주파수 합성기 (frequency synthesizer)를 제안하였다. 이 주파수 합성기는 모든 구성 블록이 집적화 되었으며, 전압 제어 발진기 (VCO ; voltage controlled oscillator)의 조절 전압 (VCONT ; control voltage)을 최적점으로 위치시키는 auto-calibration loop가 함께 구현되었다. 광대역 주파수 합성기의 전압 제어 발진기는 모든 공정 변동 (process variation)과 동작 조건에 대해서도 조절 가능하도록 넓은 조절 범위를 갖도록 구현해야 한다. 그러나 전압 제어 발진기의 VCO gain을 크게 하여 광대역을 실현할 경우 전압 제어 발진기의 출력 주파수에 위상 잡음 (phase noise)이 증가하게 되고, 나아가서는 주파수 합성기 전체의 위상 잡음을 나쁘게 만드는 원인이 된다. 본 논문에서는 넓은 조절 범위를 갖는 전압 가변 발진기를 디지털과 아날로그 조절을 통해 구현하였다. 또한 auto-calibration을 통해 전압가변 발진기 동작이 공정 변동의 영향에 둔감하도록 설계하였기 때문에 위상 고정 루프 디지털 양자화 잡음 (digital quantization noise)과 온도 변동 (temperature variations)의 영향만을 고려하면 된다. 즉, 넓은 조절 범위를 갖는 전압 가변 발진기를 작은 VCO gain을 유지하고, 위상잡음을 줄이면서 구현한 것이다. 또한 제안된 주파수 합성기의 auto-calibration loop는 기존 방식과는 다르게 빠른 lock time을 보장하도록 설계되었다. 이 위상 고정 루프 기반의 주파수 합성기는 licence-free IMS (Industrial, Scientific and Medical) 대역 시스템 구현을 위해 만들어 졌다. IMS 대역은 원격 계측기, 리모트 컨트롤, 알람, 자동 미터 측정기, 개인 휴대 단말기 (HTT ; hand held terminals), 하이 테크 놀이 용품 등 많은 응용 분야가 있다. 측정된 위상 잡음은 1 MHz 오프셋에서 -123 dBc/Hz 이며, 주파수 합성기의 주파수 조절 범위는 485 MHz부터 700 MHz로 30.7 % 이다. 측정결과를 바탕으로 계산된 lock time은 ζ가 0.5, 즉 약간의 overshoot가 발생한다고 가정했을 때, 166 ㎲ 이었다. 이때 2.5 V 전원 전압에서 16 ㎃의 전류를 소모한다. 제안하는 주파수 합성기는 TSMC 0.25 ㎛ CMOS 공정으로 제작되었고, 주파수 합성기 및 test pattern을 위해 사용한 면적은 3.0 × 1.6 ㎜2이다.
