SMDL을 이용한 DSP 인스트럭션 셋 시뮬레이터 자동생성기의 설계에 관한 연구 : Design of an Automatic Generation System for Cycle-accurate Instruction-set Simulation for DSP Processors Using SMDL
- 발행기관 서강대학교 대학원
- 지도교수 황선영
- 발행년도 2007
- 학위수여년월 200702
- 학위명 석사
- 학과 및 전공 전자공학
- 식별자(기타) 000000103863
- 본문언어 한국어
초록/요약
본 논문은 SMDL (Sogang Machine Description Language)을 이용한 DSP cycle-accurate 인스트럭션 셋 시뮬레이터 자동 생성 시스템 구현에 관해 기술한다. SMDL은 DSP 어플리케이션에 최적화된 아키텍처를 포함한 임베디드 코어의 효율적 기술을 위한 머신 기술 언어이다. 제안하는 인스트럭션 셋 시뮬레이터 자동 생성 시스템은 타겟 프로세서의 SMDL 기술을 입력으로 하여 인스트럭션들의 파이프라인 스테이지 별 행위 정보를 분석한 후 cycle-accurate 인스트럭션 셋 시뮬레이터를 C++ 파일로 자동 생성한다. 제안된 자동 생성 시스템의 검증을 위해 ARM9E-S와 TMS320C2x 아키텍처들을 SMDL로 기술하여 시뮬레이터들을 자동 생성하였으며, 생성된 시뮬레이터들을 이용하여 4X4 매트릭스 곱셈, 32비트 곱셈, 그리고 FFT에 연산에 대한 시뮬레이션을 수행하였다. 결과 생성된 시뮬레이터의 정확한 동작을 확인하였다
more초록/요약
This paper describes the design and implementation of an automatic generation system for the cycle-accurate instruction set simulator for DSP processors using SMDL (Sogang Machine Description Language) descriptions. SMDL is an application specific machine description language for architecture design. SMDL describes structure and instruction-set information of a target DSP machine. The proposed system analyzes behavioral information of each pipeline stage of all instructions from SMDL description on a target processor, and automatically generates a cycle-accurate instruction set simulator in C++ for a target processor.？ The proposed system has been tested by automatically generating instruction-set simulators from SMDL descriptions on ARM9E-S and TMS320C2x architectures. Experiments were performed by checking the operation of the 4x4 matrix multiplication, 32-bit multiplication and the FFT using the generated simulators. Experimental results show the functional accuracy of the generated simulators.
more