반복 복호 횟수 감소를 통한 저전력 LDPC 복호기 설계 : Design of a Low Power Low-Density Parity-Check Decoder by Reducing Decoding Iterations
- 발행기관 서강대학교 대학원
- 지도교수 황선영
- 발행년도 2007
- 학위수여년월 200702
- 학위명 석사
- 학과 및 전공 전자공학
- 식별자(기타) 000000103751
- 본문언어 한국어
초록/요약
LDPC 부호는 4G 이동통신 시스템에 적합한 오류 정정 부호이다. 그러나 알고리듬의 특성상 높은 BER 성능을 위해서는 반복 복호에 의한 많은 연산량이 요구된다. 본 논문에서는 복호지연과 전력 소모에 대한 복호기의 성능을 증가시키기 위하여 반복 복호 횟수를 줄이는 알고리듬에 대하여 제안한다. 제안된 알고리듬은 현재 메시지와 이전 메시지 사이의 변화량을 측정하고 변화의 방향을 예측하여 패리티 검사를 만족시키도록 sign 비트를 반전시킨다. 실험결과, 제안한 방법은 BER 성능의 감소 없이 반복 복호 횟수를 약 40% 정도 줄이는 것이 가능하며 감소된 반복 복호 횟수에 비례하여 소모 전력도 감소시킬 수 있다.
more초록/요약
LDPC (Low Density Parity Check) code is an error correcting code applied to the 4th generation mobile communication systems. It requires a heavy computational complexity by iterative decodings to achieve a high BER performance. This paper proposes an algorithm to reduce the number of decoding iterations to increase the performance of the decoder in decoding latency and power consumption. Measuring the amount of changes between the current message and previous messages, the proposed algorithm predicts the direction of the changes. Based on the prediction, the algorithm inverts the sign bit to satisfy the parity check. Simulation results show that the number of iterations have been reduced by about 40% without BER performance degradation in the proposed decoder, and the power consumption have also been decreased in proportional to the amount of the decoding iterations.
more