검색 상세

트랜지스터 사이징을 통한 CMOS 회로에서의 글리치 감소의 저 전력 설계에 대한 연구 : Study on low power design for CMOS circuits considering glitch reduction with MOS sizing

  • 발행기관 서강대학교 대학원
  • 발행년도 1999
  • 학위수여년월 1999
  • 학위명 석사
  • 학과 및 전공 컴퓨터학과
  • 식별자(기타) 000000027321
  • 본문언어 한국어